Post on 09-Jul-2015
transcript
UD.-5. Circuitos secuenciales: anlisis y diseo de registros y de contadores.Jos Gorjn
ndiceObjetivos. Introduccin.
Anlisis de registros de almacenamiento. Anlisis de registros de desplazamiento. Circuitos de aplicacin con registros.Anlisis de circuitos contadores y divisores de frecuencia asncronos con biestables integrados. Anlisis de circuitos contadores y divisores de frecuencia sncronos con biestables integrados. Programmable Logic Design (PLD)
1
Objetivos.Registros de almacenamiento. Registros de desplazamientos. Contador en anillo y Johnson. Circuitos contadores, con biestables. Circuitos divisores de frecuencia. Circuitos contadores asncronos. Circuitos contadores sncronos.
Clasificacin de los registrosRegistros de almacenamientoPor Flanco Por latch
Registros de desplazamientoEntrada serie/Salida serie Entrada paralelo/Salida paralelo Entrada paralelo/Salida serie Entrada serie/Salida paralelo
2
Registros de almacenamientoPor Flanco Por Latch
Registro de almacenamiento con biestables por flanco.
3
Registro de almacenamiento con biestables por latch. 7475 y 7477
Registros de desplazamiento. Shift RegisterEntrada serie /salida serie. Entrada paralelo / salida serie. Entrada paralelo / salida paralelo. Entrada serie /salida paralelo.
4
Entrada serie /salida serie.
Entrada serie / salida paralelo?
Registro de desplazamiento E.Serie/S.Serie y E.Serie/S.Paralelo
5
Registro E.Serie/S.Serie 7491
Registro Entradas Serie/Salida Paralelo 74164
6
Entrada paralelo / salida paralelo. Entrada serie /salida paralelo.
Registro E.Paralelo/S.Serie 7494
7
Registro E.Serie/S.Serie E.Paralelo/S.Serie 74166
Registros Universales7495 74194
8
Registro Universal 7495
Desplazamiento serie izquierda con el 7495
9
Smbolo del registro universal 74194
Diagrama lgico del 74194
10
Tabla de funcionamiento del 74194
Cronograma de funcionamiento del 74194
11
Circuitos de Aplicacin con Registros.Contador en Anillo. Contador Johnson.
Contador en anillo de 5 bits
12
Contador Johnson de 5 bits
13
Diagrama de bloques de un contador y un divisor de frecuencia.
Contadores asncronos
14
Contador Incremental (flip-flop T)
Contador Decremental (flip-flop T)
15
Circuito contador binario de mdulo 16
Cronograma de funcionamiento del contador binario de mdulo 16
16
Retardo de propagacin al pasar del estado 1111 al 0000
Cronograma de funcionamiento con tiempos de retardo.
17
Contador binario descendente de mdulo 16.
Cronograma de funcionamiento del contador binario descendente de mdulo 16.
18
Contador Up-Down de modulo 8
Contador Up-Down de modulo 8 mejorado.
19
Contador BCD asncrono
Cronograma del contador asncrono BCD.
20
Dado electrnico con biestables J-K.
Contadores sncronos.
21
Contador de 4 bits
Contador sincrono (Flip-flop T)
22
Contador 4 bits (Flip-flop D)
Contador con carga paralelo
23
Ejercicios.Contador BCD sncrono. Dado electrnico con biestables J-K sncrono.
El 74190
24
Cronograma de funcionamiento del 74190
Contador de 0 a 999 con C.I 74190 conexin asncrona
25
Contador de 0 a 9999 con C.I 74190 conexin sncrona o propagacin anticipada
Contador de 0 a 999 con C.I 74190 conexin seudoasncrona.
26
El 74191
Cronograma de funcionamiento del 74191
27
Dado electrnico realizado con el 74191
Programmable Logic Design (PLDs)PAL PLA PLD CPLD FPGAs
JOSE GORJON
1-68
28
UD-6 y 7 Circuitos Secuenciales.
Simple PLA Simple PLA
JOSE GORJON
1-69
UD-6 y 7 Circuitos Secuenciales.
PAL versus PLA PAL versus PLA
JOSE GORJON
1-70
29
UD-6 y 7 Circuitos Secuenciales.
SPLD Architectures (PAL) SPLD Architectures (PAL)
JOSE GORJON
1-71
UD-6 y 7 Circuitos Secuenciales.
Programmable Logic - PLD Programmable Logic - PLDProgrammable AND plane Fixed OR plane Registered outputs (flipflops)
JOSE GORJON
1-72
30
UD-6 y 7 Circuitos Secuenciales.
Macroclula de una AMD 22V10 Macroclula de una AMD 22V10
JOSE GORJON
1-73
UD-6 y 7 Circuitos Secuenciales.
CPLD Architecture CPLD Architecture
JOSE GORJON
1-74
31
UD-6 y 7 Circuitos Secuenciales.
JOSE GORJON
1-75
UD-6 y 7 Circuitos Secuenciales.
JOSE GORJON
1-76
32
UD-6 y 7 Circuitos Secuenciales.
FPGA Architecture FPGA Architecture
JOSE GORJON
1-77
UD-6 y 7 Circuitos Secuenciales.
SRAM y OTP Logic Cell SRAM y OTP Logic Cell
JOSE GORJON
1-78
33
UD-6 y 7 Circuitos Secuenciales.
Categories of FPGAs Categories of FPGAs
SRAM based Volatile configuration ( lost when power off) Need external support to download configuration data Easier to reconfigure
Antifuse Nonvolatile configuration Faster than SRAM based No reconfiguration
EEPROM EPROM
JOSE GORJON
1-79
UD-6 y 7 Circuitos Secuenciales.
Packages Packages
JOSE GORJON
1-81
34