+ All Categories
Home > Documents > sisdig_3

sisdig_3

Date post: 08-Apr-2018
Category:
Upload: liam-jj
View: 225 times
Download: 0 times
Share this document with a friend

of 14

Transcript
  • 8/7/2019 sisdig_3

    1/14

    DIESIA

    TEMA III: ELEMENTOS DE MEMORIA

    ELEMENTO DE MEMORIA: ELEMENTO CAPAZ DE ALMACENAR UN ESTADO

    DURANTE UN TIEMPO DETERMINADO.

    PROPIEDAD DE TRANSPARENCIA: DEPENDENCIA DE LOS CAMBIOS DE LASEAL DE SALIDA RESPECTO A LOS CAMBIOS DE LA SEAL QUE SE

    QUIERE ALMACENAR.

    ELEMENTOS DE MEMORIA TRANSPARENTES

    0 1 01 0 1

    Seal de entrada

    Seal de salida

    ALMACENAMIENTO

    ESTTICO

    ALMACENAMIENTO

    DINMICO

  • 8/7/2019 sisdig_3

    2/14

    DIESIA

    ELEMENTOS DE MEMORIA NO TRANSPARENTES

    C

    C

    Seal de entrada

    Seal de salida

    Seal de control C

    Seal de entrada

    Seal de control C

    Seal de salida

    Fase de transparencia

  • 8/7/2019 sisdig_3

    3/14

    ESTUDIO DE BIESTABLES TRANSPARENTES

    R = 1 ---> RESET

    S = 1 ---> SET

    COMBINACIN RS = 11 PROHIBIDA

    BIESTABLE RS

    R S

    00 01 11 10

    Z1 Z2

    00 11 10 00* 01

    01 01* 00 00 01*

    11 00 00 00 00

    10 10* 10* 00 00

    Z1 Z2

    R

    S

    Z1 = R + Z2

    Z2

    = S+ Z1

  • 8/7/2019 sisdig_3

    4/14

    DIESIA

    PRINCIPALES TIPOS DE BIESTABLES

    0*

    1*

    0*

    0

    1

    0

    1

    1*

    0

    1

    00 01 11 10

    JK

    q

    0*

    1*

    1

    0

    0

    1

    0 1

    T

    q

    Q T q=

    Q J q Kq+=

    0*0

    11*

    01

    0 1

    Dq

    Q D=

    0*

    1*

    1

    1*

    -

    -

    0*

    0

    0

    1

    00 01 11 10

    RS

    q

    Q RS Rq+=

  • 8/7/2019 sisdig_3

    5/14

    ESTUDIO DE LATCHES

    SEALES SNCRONAS: SEALES DE ENTRADA

    QUE SON CONTROLADAS POR LA SEAL DE

    CONTROL (RELOJ), DE TAL FORMA QUE LA

    R

    S

    Q

    Q

    C

    10 S

    0

    R

    0

    R

    R

    Rint

    Sint

    Rint

    Sint

    C

    CAPTURA ALMACENAMIENTO

  • 8/7/2019 sisdig_3

    6/14

    DIESIA

    DIFERENCIA ENTRE SEALES SNCRONAS Y ASNCRONAS

    R

    S

    Q

    Q

    C

    clear

    C

    R1

    S1

    R

    S

    R

    S

    clear

    Q

  • 8/7/2019 sisdig_3

    7/14

    ESTUDIO DE FLIP-FLOPS

    D

    clk

    Q D

    clk

    QD Q

    C

    maestro esclavo

    Q1

    C

    D

    Q1

    Q

    S Q

    Q

    S Q

    Q

    Q

    Q

    S

  • 8/7/2019 sisdig_3

    8/14

    SMBOLOS DE ELEMENTOS DE MEMORIA

    RESTRICCIONES TEMPORALES

    D Q

    clk

    D Q

    clk

    D Q

    clk

    D Q

    clk

    LATCHES FLIP-FLOPS

    NIVELALTO

    NIVEL

    ALTO

    TRANSICINDE SUBIDA

    TRANSICIN

    DE BAJADA

    tw

    tsetup

    thold

    D

    C

  • 8/7/2019 sisdig_3

    9/14

    MEMORIAS DE SEMICONDUCTORES

    PALABRA: CONJUNTO DE BITS QUE PERTENECEN

    A LA MISMA INSTRUCCIN O DATO

    DIRECCIN: CONJUNTO DE BITS QUE

    IDENTIFICARN UNVOCAMENTE A CADAPALABRA DE MEMORIA

    MEMORIA: SISTEMA CAPAZ DE ALMACENAR

    D

    ecodificador

    de

    direccin

    Matriz de

    elementos de memoria

    Palabra

    Direccin

  • 8/7/2019 sisdig_3

    10/14

    CARACTERSTICAS DE LAS MEMORIAS

    CAPACIDAD DE ALMACENAMIENTO: CANTIDAD DE

    INFORMACIN QUE PODEMOS ALMACENAR EN

    NUESTRO SISTEMA DE MEMORIA

    1 K ---> 210

    TIEMPO DE ACCESO: TIEMPO TRANSCURRIDO

    DESDE QUE SE SUMINISTRA LA DIRECCIN

    HASTA QUE SE ACCEDE A LA PALABRA

    REQUERIDA

    ACCESO ALEATORIO: IGUAL TIEMPO PARA

    TODAS LAS PALABRAS

    (MEMORIA RAM)

    ACCESO SECUENCIAL: TIEMPO DEPENDIENTE

    DE LA LOCALIZACIN DE LA PALABRA(CINTAS)

    ACCESO DIRECTO: LA MEMORIA ES SEPARADA

    POR BLOQUES, TAL QUE EL ACCESO A CADA

    BLOQUE ES ALEATORIO, Y A CADA PALABRA

    DEL BLOQUE ES SECUENCIAL(DISCOS DUROS)

    ACCESO POR CONTENIDO: ES UN ACCESO

  • 8/7/2019 sisdig_3

    11/14

    MEMORIA IDEAL: GRAN CAPACIDAD, ALTA

    VELOCIDAD Y POCO PRECIO

    RELACIN ENTRE LAS CARACTERSTICAS

    DE LAS MEMORIAS

    IMPOSIBILIDAD DE LA MEMORIA IDEAL

    JERARQUIZACIN DE LA MEMORIA

    tiempo de acceso

    Capacidad

    Capacidad

    Co

    steporbit

    tiempo de acceso

    Co

    steporbit

    Nivel superior

    Nivel inferior

    dor

  • 8/7/2019 sisdig_3

    12/14

    DIESIA

    CLASIFICACIN POR TIEMPO DE ALMACENAMIENTO

    MEMORIAS PERMANENTES: LA INFORMACIN NO SE PUEDE ALTERAR, UNA VEZ

    ALMACENADA

    MEMORIA VOLTIL: LA INFORMACIN SE PERDER CUANDO SE DESCONECTA LA

    ALIMENTACIN

    MEMORIA DINMICA: LA INFORMACIN SE PERDER CUANDO PASE UN

    DETERMINADO TIEMPO. NECESITA CICLOS DE REFRESCO

    CLASIFICACIN POR FUNCIONAMIENTO

    MEMORIAS ROM Y PROM

    PERMANENTE

    MEMORIAS EPROM: NO VOLTIL, PERO TRATADA COMO PERMANENTE

    MEMORIAS EPROM-FLASH

    MEMORIAS EEPROM

  • 8/7/2019 sisdig_3

    13/14

    MEMORIAS NOV-RAM = RAM ESTTICA + EEPROM

    NO VOLTIL

    MEMORIAS RAM ESTTICAS

    VOLTIL

    MEMORIAS RAM DINMICASVOLTIL Y DINMICA

    EJEMPLO DE CONFIGURACIN DE UN SIS-

    TEMA DE MEMORIA.

    ROM

    RAM

    0000h

    3FFFh

    4000h

    BFFFh

    0 7

  • 8/7/2019 sisdig_3

    14/14

    DIESIA

    EJEMPLO DE UN SISTEMA DE MEMORIA

    Direccin

    DatosCS

    RD

    WRRAM 16Kx8

    12

    8

    Direccin

    DatosCS

    RDROM 16Kx8

    12

    8

    Direccin

    DatosCS

    RD

    WR

    RAM 16Kx8

    12

    8

    4012

    3

    A11-A0

    A11-A0

    A11-A0

    A15-A12

    I/O7-0 RD WR