Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.1
Universidad de MlagaDepartamento de Tecnologa Electrnica
Grado en Tecnologas de Telecomunicacin
ndice
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.2
2. Familia MSP4301. Introduccin
2.1. Comparativa de microcontroladores
5. CPU5.1. Registros
5.1.1. Especficos5.1.2. Propsito general
5.3.4. Descripcin
a) Formato Ib) Formato II
5.2. Modos de direccionamiento2.2. Subfamilia G2xx
3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos
4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la
memoria
5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de
ejecucin5.3.3. Codificacin
c) Formato IIId) Ejemplo
a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema
ndice
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.3
2. Familia MSP4301. Introduccin
2.1. Comparativa de microcontroladores
5. CPU5.1. Registros
5.1.1. Especficos5.1.2. Propsito general
5.3.4. Descripcin
a) Formato Ib) Formato II
5.2. Modos de direccionamiento2.2. Subfamilia G2xx
3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos
4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la
memoria
5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de
ejecucin5.3.3. Codificacin
c) Formato IIId) Ejemplo
a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema
1. Introduccin
1. Introduccin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.4
Microcontroladores comerciales: amplio abanico de posibilidades:
Elevado nmero de fabricantes Cada fabricante proporciona distintas familias (sistemas que comparten la
misma filosofa de diseo: bajo consumo, alto rendimiento, bajo coste) Cada familia ofrece distintas subfamilias (dispositivos que comparten la misma
arquitectura de diseo: tensiones de alimentacin, frecuencias de operacin, tipos de memoria)
Cada subfamilia contiene distintos dispositivos (cada uno con unas caractersticas propias: tamao de la memoria, perifricos disponibles, tipos de encapsulados)
Eleccin: es fundamental elegir adecuadamente el microcontrolador a utilizar:
Consumo (sistemas portables)
Tamao de la memoria (cantidad de cdigo y/o datos)
Perifricos disponibles (funcionalidades de E/S necesarias)
Capacidad de proceso (instrucciones por segundo)
Familia
1. Introduccin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.5
Fabricante
Subfamilia
Dispositivo
ndice
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.6
2. Familia MSP4301. Introduccin
2.1. Comparativa de microcontroladores
5. CPU5.1. Registros
5.1.1. Especficos5.1.2. Propsito general
5.3.4. Descripcin
a) Formato Ib) Formato II
5.2. Modos de direccionamiento2.2. Subfamilia G2xx
3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos
4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la
memoria
5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de
ejecucin5.3.3. Codificacin
c) Formato IIId) Ejemplo
a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema
2. Familia MSP430
2. Familia MSP430
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.7
MSP430 Texas Instruments (http://www.ti.com)
Caractersticas: Diseo optimizado para ultra bajo consumo: bajas tensiones de alimentacin
(0.9 V 3.6 V), distintos modos de bajo consumo y perifricos inteligentes capaces de operar autnomamente idneo para sistemas portables
CPU con arquitectura Von Neumann y RISC de 16 bits: pocas instrucciones pequeas y rpidas de ejecutar buena capacidad de proceso
Gran cantidad de perifricos de altas prestaciones: temporizadores, comunicaciones, convertidores, controladores de LCDs amplio abanico de aplicaciones
Facilidad de uso: sistema de depuracin integrado(1) y potentes entornos de desarrollo IDE gratuitos reducido tiempo de diseo
Bajo coste: kits de desarrollo completos y numerosos microcontroladores a muy bajo coste sistemas econmicos
(1) Sistema de depuracin basado en el interfaz de comunicacin JTAG, que permite el acceso a la CPU en tiempo real para realizar la depuracin de cualquier aplicacin (detencin del programa, ejecucin paso a paso, puntos de ruptura, exploracin de la memoria, visualizacin de los registros de la CPU y de los perifricos)
2. Familia MSP430
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.8
Aplicaciones:
Instrumentacin porttil
Electrnica de consumo
Instrumentacin de medida
Instrumentacin mdica
Redes de sensores inalmbricos
Monitorizacin de seales
Recoleccin de datos
Dispositivos tctiles
2. Familia MSP430 2.1. Comparativa de microcontroladores
2.1. Comparativa de microcontroladores
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.9
Subfamilias: Subfamilia Perifricos
2. Familia MSP430 2.2. Subfamilia G2xx
2.2. Subfamilia G2xx
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.10
Dis
posi
tivos
ndice
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.11
2. Familia MSP4301. Introduccin
2.1. Comparativa de microcontroladores
5. CPU5.1. Registros
5.1.1. Especficos5.1.2. Propsito general
5.3.4. Descripcin
a) Formato Ib) Formato II
5.2. Modos de direccionamiento2.2. Subfamilia G2xx
3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos
4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la
memoria
5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de
ejecucin5.3.3. Codificacin
c) Formato IIId) Ejemplo
a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema
3. Arquitectura
3. Arquitectura
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.12
MSP430G2533: Von Neumann: utiliza la memoria para almacenar tanto el programa como los
datos
RISC de 16 bits: buses de datos y de direcciones de 16 bits:
Bus de datos de 16 bits longitud de palabra de 16 bits
Bus de direcciones de 16 bits capacidad de direccionamiento de 216 posiciones (216 = 65.536 = 64 KB)
Programa
DatosCPU
Memoria
Direcciones
Instrucciones Datos
16 bits = 64 KB
16 bits
3. Arquitectura 3.1. Diagrama de bloques
3.1. Diagrama de bloques
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.13
Memoria
CPU
Perifricos E/S
Buses
Mdulo auxiliar de gestin
MSP430G2533:
3. Arquitectura 3.2. Perifricos
3.2. Perifricos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.14
MSP430G2533:Convertidor
Analgico/Digital
Puertos E/S
Supervisor de Alimentacin
Watchdog Temporizadores
Comunicaciones
ndice
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.15
2. Familia MSP4301. Introduccin
2.1. Comparativa de microcontroladores
5. CPU5.1. Registros
5.1.1. Especficos5.1.2. Propsito general
5.3.4. Descripcin
a) Formato Ib) Formato II
5.2. Modos de direccionamiento2.2. Subfamilia G2xx
3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos
4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la
memoria
5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de
ejecucin5.3.3. Codificacin
c) Formato IIId) Ejemplo
a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema
4. Mapa de memoria
4. Mapa de memoria
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.16
Definicin: esquema que representa la distribucin de las direcciones que permiten seleccionar los distintos elementos del sistema:
Registros especiales de la CPU
Registros de configuracin de los perifricos E/S (Perifricos Mapeados en Memoria se accede a ellos como a posiciones de memoria)
Memoria del sistema
Exclusividad: cada direccin se corresponde con un nico elemento del sistema, y cada elemento del sistema posee una nica direccin
Niveles de descripcin: el mapa de memoria se puede representar en dos niveles distintos:
Funcional: uso o funcionalidad que le asigna el sistema a cada direccin (programa, datos, vectores de interrupcin)
Fsico: tipo de elemento que se encuentra ubicado en cada direccin (Flash, RAM, perifricos E/S, registros especiales de la CPU)
Tamao: el mapa de memoria no tiene por qu cubrir la capacidad de direccionamiento completa de la CPU (depende del tamao de la memoria utilizada)
64 KB
16 B
240 B
256 B
512 B
256 B
16 KB
64 BFlash
Flash
Flash
RAM
Perifricos 16 bits
Perifricos 8 bits
Registros especiales
Vectores Interrupcin
Cdigo
Informacin Calibracin
Datos
NO UTILIZADA
NO UTILIZADA
0x00000x000F
0x00100x00FF
0x01000x01FF
0x02000x03FF
0x10000x10FF
0xC000
0xFFBF
0xFFC00xFFFF
Fsico Funcional
4. Mapa de memoria
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.17Microcontroladores - Grado en Ingeniera de Tecnologas de Telecomunicacin - Curso 2011/2012 T2.17
MSP430x2xx Family User's Guide
MSP430G2533 Datasheet
+
MSP430G2533
Dep
endi
ente
del
dis
posi
tivo
4. Mapa de memoria 4.1. Zonas de memoria
4.1. Zonas de memoria
64 KB
16 B
240 B
256 B
512 B
256 B
16 KB
64 BFlash
Flash
Flash
RAM
Perifricos 16 bits
Perifricos 8 bits
Registros especiales
Vectores Interrupcin
Cdigo
Informacin Calibracin
Datos
NO UTILIZADA
NO UTILIZADA
0x00000x000F
0x00100x00FF
0x01000x01FF
0x02000x03FF
0x10000x10FF
0xC000
0xFFBF
0xFFC00xFFFF
Destinada a ubicar el cdigo del programa (al ser memoria Flash no voltil permanecen los datos almacenados, es decir, el programa, aunque se interrumpa la alimentacin del sistema). Tambin se puede utilizar para almacenar datos fijos (constantes)
Informacin de calibracin del dispositivo generada durante su fabricacin (no debe modificarse)
Destinada a ubicar los datos del programa (al ser memoria RAM voltil se eliminan los datos almacenados al interrumpir la alimentacin del sistema)
Configuracin de perifricos E/S de 16 bits (se deben realizar accesos con palabras; si se realizan accesos con bytes, slo se pueden direccionar posiciones pares, y el byte alto del resultado es siempre 0)
Configuracin de perifricos E/S de 8 bits (se deben realizar accesos con bytes ; si se realizan accesos con palabras, una lectura proporciona resultados impredecibles en el contenido del byte alto, y una escritura ignora el contenido del byte alto)
Registros especiales de la CPU (se deben realizar accesos con bytes ; no se permite realizar accesos con palabras)
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.18
4. Mapa de memoria 4.2. Organizacin de la memoria
4.2. Organizacin de la memoria
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.19
Tamao de los datos: aunque la longitud de la palabra es de 16 bits, la CPU puede acceder a los datos como palabras (16 bits) o como bytes (8 bits)
Definiciones: Al estar formada una palabra por 2 bytes, se denomina byte menos
significativo o LSB (Least Significant Byte) al byte de menor peso (ubicado en la parte baja de la palabra), y byte ms significativo o MSB (Most Significant Byte) al byte de mayor peso (ubicado en la parte alta de la palabra)
11 01 0 1 1 0 0 0 0 0 1 0 1 0MSB LSB
Al estar formado un byte por 8 bits, se denomina bit menos significativo o LSb (Least Significant bit) al bit de menor peso (ubicado en la parte baja del byte), y bit ms significativo o MSb (Most Significant bit) al bit de mayor peso (ubicado en la parte alta del byte)(1)
100 0 1 0 1 0MSb LSb
(1) Esta definicin no es correcta, pues se utiliza el trmino LSB para denotar tanto al byte menos significativo como al bit menos significativo indistintamente, y se utiliza el trmino MSB para denotar tanto al byte ms significativo como al bit ms significativo indistintamente. No obstante, se emplear esta notacin para evitar ambigedades
4. Mapa de memoria 4.2. Organizacin de la memoria
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.20
Endianness: formato de almacenamiento en memoria de los datos que ocupan ms de un byte (como por ejemplo una palabra):
Little endian: almacena en las direcciones menores de memoria el LSB y en las direcciones mayores de memoria el MSB
Big endian: almacena en las direcciones menores de memoria el MSB y en las direcciones mayores de memoria el LSB
11 01 0 1 1 0 0 0 0 0 1 0 1 0MSB LSB
0xB81A
0x0000
0x0001
0x1A0x0002
0xB80x0003
0x0004
0x0005
LSBMSB
Little endian
0x0000
0x0001
0xB80x0002
0x1A0x0003
0x0004
0x0005
MSBLSB
Big endian
4. Mapa de memoria 4.2. Organizacin de la memoria
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.21
Little endian
MSb LSb
Acceso a bytes: los bytes se encuentran en cualquier direccin de memoria (par o impar)
Byte de la direccin xxx4h
Byte de la direccin xxx5h
Byte de la direccin xxx6h
Byte de la direccin xxx7h
Byte de la direccin xxx8h
Byte de la direccin xxx9h
MSP430 Little endian
4. Mapa de memoria 4.2. Organizacin de la memoria
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.22
Little endian
Acceso a palabras: las palabras se encuentran nicamente en direcciones pares de memoria. En la direccin par de la palabra se encuentra el LSB, y en la direccin impar inmediatamente superior se encuentra el MSB
MSb LSb
MSB
LSBPalabra de la direccin xxx8h
MSB
LSBPalabra de la direccin xxx6h
MSB
LSBPalabra de la direccin xxx4h
MSP430 Little endian
ndice
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.23
2. Familia MSP4301. Introduccin
2.1. Comparativa de microcontroladores
5. CPU5.1. Registros
5.1.1. Especficos5.1.2. Propsito general
5.3.4. Descripcin
a) Formato Ib) Formato II
5.2. Modos de direccionamiento2.2. Subfamilia G2xx
3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos
4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la
memoria
5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de
ejecucin5.3.3. Codificacin
c) Formato IIId) Ejemplo
a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema
5. CPU
5. CPU
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.24
Registros: dispone de 16 registros de 16 bits
Caractersticas:
Instrucciones: arquitectura RISC con 27 instrucciones bsicas y 24 instrucciones emuladas:
Bsicas: son ejecutadas directamente por la CPU Emuladas: son instrucciones ficticias que simplifican el desarrollo del
cdigo, y son sustituidas por instrucciones bsicas equivalentes
Modos de direccionamiento: posee 7 modos de direccionamiento para acceder a los datos
5. CPU 5.1. Registros
5.1. Registros
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.25
4 registros especficos con funcionalidades especiales
12 registros generales de propsito general
5. CPU 5.1. Registros 5.1.1. Especficos
5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.26
R0: Contador de programa (PC: Program Counter)
Funcionalidad: apunta a la direccin de la siguiente instruccin a ejecutar Caractersticas: como todas las instrucciones tienen un tamao par en bytes
(2, 4 6 bytes), siempre contiene una direccin par Operacin: la CPU se encarga de actualizar automticamente el contador de
programa en funcin de la instruccin ejecutada
Direccin par
5. CPU 5.1. Registros 5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.27
R1: Puntero de pila (SP: Stack Pointer)
Funcionalidad: apunta a la parte superior de la pila(1) (stack) del sistema
(1) Una pila es una estructura de datos en la que el modo de acceso es de tipo LIFO (Last In First Out ltimo en entrar, primero en salir), la cual permite almacenar y recuperar datos ordenadamente. Los datos almacenados se estructuran de forma apilada, por lo que en todo momento slo se tiene acceso a la parte superior de la pila o TOS (Top Of Stack), donde se encuentra el ltimo dato almacenado. Para operar con una pila es necesario disponer de un puntero de pila (SP) que apunte a la parte superior de la pila, gracias al cual se pueden llevar a cabo dos operaciones bsicas: introducir un nuevo dato en la pila (PUSH) y extraer el ltimo dato de la pila (POP). Cualquiera de estas dos operaciones aumenta o disminuye el tamao de la pila, por lo que se modifica convenientemente el puntero de pila. Segn esta filosofa, los datos almacenados en ltimo lugar son los primeros en ser recuperados
SP
Como la pila puede almacenar indistintamente palabras o bytes, el puntero de pila siempre apunta a una direccin par, para poder acceder correctamente a las palabras (si se almacena un byte, el puntero de pila se sigue modificando en dos posiciones)
Caractersticas:
Opera con un esquema de predecremento para introducir datos (PUSH) y postincremento para extraer datos (POP), por lo que la pila crece hacia las direcciones bajas de memoria (disminuye SP) cuando se introducen nuevos datos en ella, y decrece hacia las direcciones altas de memoria (aumenta SP) cuando se extraen datos de ella.
SPPOPPUSHSP
5. CPU 5.1. Registros 5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.28
Operacin:
Es necesario inicializar el valor del puntero de pila con la posicin a partir de la cual se quieren empezar a almacenar valores (posicin conocida como base de la pila). Normalmente se utiliza como dicha posicin el final de la RAM (0x0400 en el caso del MSP430G2533), ya que la pila crece hacia las direcciones bajas de memoria
La utiliza automticamente la CPU para almacenar la direccin de retorno (PC) de las llamadas a subrutinas, as como la direccin de retorno (PC) y el registro de estado (SR) durante las interrupciones
Se puede utilizar para pasar parmetros a las subrutinas
Se puede utilizar para almacenar datos temporalmente
Direccin par
5. CPU 5.1. Registros 5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.29
Base de la pila
Datos almacenados
Parte superior de la pila (TOS)
PUSH
Predecremento
21
POP
Postincremento
2
1
5. CPU 5.1. Registros 5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.30
R2: Registro de estado (SR: Status Register) Funcionalidad: indica y modifica el estado actual de la CPU en funcin de las
instrucciones ejecutadas Operacin: algunas operaciones (como los saltos condicionales) utilizan
implcitamente el registro de estado
rw-0: Indica que este bit se puede leer (r) y escribir (w), y que tras un reset se inicializa a cero (0)
5. CPU 5.1. Registros 5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.31
Desbordamiento: resultado invlido en operaciones aritmticas (V=1)
Bajo consumo: controlan los relojes activos en el sistema
Interrupciones: habilita las interrupciones enmascarables (GIE=1)
Negativo: resultado negativo en operaciones aritmticas (N=1)
Cero: resultado nulo en operaciones aritmticas (Z=1)
Acarreo: acarreo generado en operaciones aritmticas (C=1)
5. CPU 5.1. Registros 5.1.1. Especficos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.32
R2/R3: Generadores de constantes (CG1/CG2: Constant Generator) Funcionalidad: generan(1) algunas constantes comnmente utilizadas (0, +1,
+2, +4, +8, -1) sin necesidad de que aparezcan explcitamente en el cdigo Caractersticas: permiten reducir el tamao del cdigo y acelerar su ejecucin,
al no tener que incluir las constantes explcitamente en el mismo Operacin: su utilizacin es totalmente transparente al programador, siendo el
ensamblador(2) el encargado de sustituir las constantes a generar que aparezcan en el cdigo por la combinacin adecuada de registro (R2/R3) y modo de direccionamiento origen (bits As) en la codificacin de bits de la instruccin
Uso normal del registro R2 (SR)
(2) El ensamblador es el programa que traduce cada instruccin del cdigo fuente en su correspondiente codificacin de bits
Uso especial del registro R2 (direccionamiento absoluto)
(1) Slo se utilizan en el modo de direccionamiento inmediato
Uso de los registros R2/R3 como generadores de constantes(0, +1, +2, +4, +8, -1)
Codificacin Constante
5. CPU 5.1. Registros 5.1.2. Propsito general
5.1.2. Propsito general
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.33
R4-R15:
Funcionalidad: registros genricos para almacenar datos y operar con ellos Caractersticas: aunque son registros de 16 bits, se puede operar con ellos en
formato byte o en formato palabra
Operacin: Cuando se utilizan como origen de los datos y se opera en formato byte, la
parte alta del registro (MSB) se ignora Cuando se utilizan como destino de los datos y se opera en formato byte, la
parte alta del registro (MSB) se rellena con cero
5. CPU 5.2. Modos de direccionamiento
5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.34
Caractersticas: sirven para localizar los operandos de cada instruccin, que son dos para algunas instrucciones (origen y destino) y slo uno para otras instrucciones (origen o destino)
Operacin: existen 7 modos de direccionamiento
Orig
en Des
tino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.35
Registro: Operacin: el operando se encuentra en un registro (Rn) se puede utilizar
para mover datos desde/hasta registros
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.36
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.37
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.38
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.39
Indexado: Operacin: el operando se encuentra en la direccin a la que apunta un registro
(Rn) ms un determinado desplazamiento (X) se puede utilizar para mover datos desde/hasta arrays en memoria
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.40
Cd
igo
Inst
rucc
in
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.41
Cd
igo
Inst
rucc
in
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.42
Cd
igo
Inst
rucc
in
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.43
Simblico: Operacin: el operando se encuentra en la direccin identificada por una
etiqueta se puede utilizar para mover datos desde/hasta posiciones de memoria identificadas mediante etiquetas (es el modo de direccionamiento utilizado para referenciar variables)
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.44
Cd
igo
Inst
rucc
in
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.45
Cd
igo
Inst
rucc
in
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.46
Cd
igo
Inst
rucc
in
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.47
Absoluto: Operacin: el operando se encuentra en la direccin identificada por una
determinada posicin se puede utilizar para mover datos desde/hasta determinadas posiciones de memoria (es el modo de direccionamiento utilizado para referenciar perifricos)
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.48
Cd
igo
Inst
rucc
in
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.49
Cd
igo
Inst
rucc
in
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.50
Cd
igo
Inst
rucc
in
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.51
Indirecto: Operacin: el operando se encuentra en la direccin a la que apunta un registro
(Rn) se puede utilizar para mover datos desde posiciones de memoria identificadas mediante punteros
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.52
Cd
igo
Inst
rucc
in
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.53
Cd
igo
Inst
rucc
in
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.54
Cd
igo
Inst
rucc
in
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.55
Indirecto con autoincremento: Operacin: el operando se encuentra en la direccin a la que apunta un registro
(Rn), el cual se incrementar (en 1 para formato byte y en 2 para formato palabra) para apuntar a la siguiente direccin tras la ejecucin de la instruccin se puede utilizar para mover bloques de datos desde posiciones de memoria identificadas mediante punteros
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.56
Cd
igo
Inst
rucc
in
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.57
Cd
igo
Inst
rucc
in
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.58
Cd
igo
Inst
rucc
in
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.59
Inmediato: Operacin: el operando se encuentra en la propia instruccin se puede
utilizar para introducir constantes en memoria/registros (es el modo de direccionamiento utilizado para configurar perifricos)
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.60
Cd
igo
Inst
rucc
in
Localizacin Origen
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.61
Cd
igo
Inst
rucc
in
Localizacin Destino
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.62
Cd
igo
Inst
rucc
in
Copia Dato
Origen modificado
Destino modificado
Datocopiado
PCmodificado
5. CPU 5.2. Modos de direccionamiento
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.63
Resumen
UbicacinDato
AccesoDato
Modo Direccionamiento Sintaxis
ValorDato
Registro Registro Registro Rn Rn
Memoria
Puntero
Indexado X(Rn) MEM[Rn+X]
Indirecto @Rn MEM[Rn]
Indirecto + @Rn+ MEM[Rn] ; Rn + (1/2)
DireccinSimblico label MEM[label]
Absoluto &label MEM[label]
Instruccin Instruccin Inmediato #value value
5. CPU 5.3. Instrucciones
5.3. Instrucciones
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.64
Caractersticas:
Instrucciones bsicas: 27 instrucciones bsicas con 3 formatos distintos:
Formato I: instrucciones con 2 operandos
Formato II: instrucciones con 1 operando
Formato III: instrucciones de salto
Instrucciones emuladas: 24 instrucciones emuladas
Pueden operar con bytes (.B) o con palabras (.W) Por defecto operan con palabras
Codificacin: cada instruccin viene definida mediante un patrn de bits conocido como Cdigo Mquina, que depende de la instruccin y del nmero, tamao y localizacin de los operandos. Para facilitar el desarrollo del cdigo cada instruccin se representa mediante un Nemnico, que es una abreviatura del patrn de bits correspondiente a cada instruccin(1)
Tamao y tiempo de ejecucin: cada instruccin tiene un tamao establecido (en palabras) y tarda un determinado nmero de ciclos de reloj (de la CPU) en ejecutarse, dependiendo ambos parmetros del tipo de instruccin y del nmero, tamao y localizacin de los operandos
(1) El programa encargado de traducir los nemnicos a cdigo mquina se conoce como Ensamblador
5. CPU 5.3. Instrucciones
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.65
Descripcin detallada de cada instruccin en el documento MSP430x2xx Family User's Guide
Efecto de la instruccin en los bits del registro de estado (SR)
Nemnico
Descripcin
Operacin mover el operando origen (src) al destino (dst)
5. CPU 5.3. Instrucciones 5.3.1. Formato
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.66
Form
ato
I(2
ope
rand
os)
Form
ato
II(1
ope
rand
o)Fo
rmat
o III
(Sal
tos)
Las instrucciones de salto condicional se suelen utilizar en combinacin con otras instrucciones (aritmticas, comparacin, testeo de bits), de forma que estas otras instrucciones actualicen los bits del registro de estado (SR) antes de comprobar la condicin del salto
Las instrucciones aritmticas simplemente realizan la operacin para las que estn diseadas, sin tener en cuenta el tipo de datos sobre los que operan. Es tarea del programador elegir la instruccin adecuada en funcin de los datos a procesar (sin signo, con signo, byte, palabra) e interpretar el resultado de dichas instrucciones
5.3.1. Formato
5. CPU 5.3. Instrucciones 5.3.2. Tamao y tiempo de ejecucin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.67
Form
ato
I(2
ope
rand
os)
Instruccin ms corta y ms rpida(direccionamiento a registro)
Inst
rucc
ione
s m
s la
rgas
y m
s le
ntas
Instruccin ms larga y ms lenta(direccionamiento absoluto)
5.3.2. Tamao y tiempo de ejecucin
N = {0,+1,+2,+4,+8,-1} generador de constantes: menor tamao (1 palabra menos) y menor tiempo de ejecucin (1 ciclo menos)
5. CPU 5.3. Instrucciones 5.3.2. Tamao y tiempo de ejecucin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.68
Form
ato
II(1
ope
rand
o) Instruccin ms corta y ms rpida(direccionamiento a registro)
Inst
rucc
ione
s m
s
larg
as y
ms
lent
as
Instruccin ms larga y ms lenta(direccionamiento absoluto)
Form
ato
III(S
alto
s)
Conclusiones: Los modos de direccionamiento tienen una gran influencia en el tamao y
tiempo de ejecucin de las instrucciones. Si hay que optimizar el cdigo en tamao y/o velocidad, es necesario elegir el modo de direccionamiento ms eficiente segn cada caso (el modo de direccionamiento ms eficiente es el direccionamiento a registro)
N = {0,+1,+2,-1} generador de constantes: menor tamao (1 palabra menos) y menor tiempo de ejecucin (1 ciclo menos)
N = {+4,+8} no generador de constantes: igual tamao e igual tiempo de ejecucin (ERRATA DISEO CPU)
5. CPU 5.3. Instrucciones 5.3.3. Codificacin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.69
Form
ato
I(2
ope
rand
os)
Form
ato
II(1
ope
rand
o)Fo
rmat
o III
(Sal
tos)
5.3.3. Codificacin
5. CPU 5.3. Instrucciones 5.3.3. Codificacin a) Formato I
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.70
a) Formato I
5. CPU 5.3. Instrucciones 5.3.3. Codificacin a) Formato I
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.71
Cdigo de operacin:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin a) Formato I
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.72
Modo de direccionamiento:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin a) Formato I
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.73
Tamao:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin b) Formato II
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.74
b) Formato II
5. CPU 5.3. Instrucciones 5.3.3. Codificacin b) Formato II
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.75
Cdigo de operacin:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin b) Formato II
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.76
NOTA: Todos los modos de direccionamiento son vlidos para las instrucciones PUSH y CALL, y todos los modos de direccionamiento excepto el inmediato son vlidos para el resto de instrucciones
Modo de direccionamiento:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin b) Formato II
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.77
Tamao:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin c) Formato III
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.78
NOTA: El campo C de la instruccin (bits 10 al 12) hace referencia a la condicin de salto
c) Formato III
5. CPU 5.3. Instrucciones 5.3.3. Codificacin c) Formato III
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.79
Cdigo de operacin:
5. CPU 5.3. Instrucciones 5.3.3. Codificacin c) Formato III
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.80
000 JNE/JNZ001 JEQ/JZ010 JNC011 JC100 JN101 JGE110 JL111 JMP
001
5. CPU 5.3. Instrucciones 5.3.3. Codificacin c) Formato III
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.81
Desplazamiento (en palabras) desde el contador de programa (PC), considerado como un valor de 10 bits con signo (rango vlido desde 511 hasta -512):
PCnew = PCold + 2 + PCoffset x 2 PCoffset = (PCnew PCold 2) / 2
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.82
Loop SWPB R10CMP.B @R10+,contJNE Loop
Loop 0xC000cont 0x0200
0xC0000xC0010xC0020xC0030xC0040xC0050xC0060xC0070xC0080xC009
Little endian
d) Ejemplo
0 0 0 1 0 0 0 0 1
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.83
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato II
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.84
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato II
0 0 1 0 1 0
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.85
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato II
0
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.86
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato II
0 0 0 1 0 0 0 0 1 0 0 1 0 1 00
0x108A
1 0 0 1
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.87
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato I
1 0 1 0
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.88
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato I
1 1 1 0 0 0 0
X = cont PC = 0x0200 0xC004 = 0x41FC
15. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.89
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato I
15. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.90
Loop SWPB R10CMP.B @R10+,contJNE Loop
Formato I
1 0 1 0 11 0 0 1 1 1 0 0 0 0
0x9AF00x41FC
0 0 1 0 0 0
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.91
Loop SWPB R10CMP.B @R10+,contJNE Loop Formato III
1 1 1 1 1 1
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.92
Loop SWPB R10CMP.B @R10+,contJNE Loop Formato III
1 1 0 0
PCoffset = (PCnew PCold 2) / 2 = (0xC000 0xC006 2) / 2 = 0x03FC
1 1 1 1 1 1
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.93
Loop SWPB R10CMP.B @R10+,contJNE Loop Formato III
1 1 0 00 0 1 0 0 0
0x23FC
5. CPU 5.3. Instrucciones 5.3.3. Codificacin d) Ejemplo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.94
Loop SWPB R10CMP.B @R10+,contJNE Loop
Loop 0xC000cont 0x0200
0xC0000xC0010xC0020xC0030xC0040xC0050xC0060xC0070xC0080xC009
0x108A0x9AF00x41FC0x23FC
0x8A0x100xF00x9A0xFC0x410xFC0x23
Little endian
5. CPU 5.3. Instrucciones 5.3.4. Descripcin
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.95
Tipos de instrucciones:
Aritmticas
Lgicas
Bit
Datos
Control de flujo
Sistema
5.3.4. Descripcin
5. CPU 5.3. Instrucciones 5.3.4. Descripcin a) Aritmticas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.96
Realizan operaciones de clculo con los datos
a) Aritmticas
5. CPU 5.3. Instrucciones 5.3.4. Descripcin a) Aritmticas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.97
5. CPU 5.3. Instrucciones 5.3.4. Descripcin a) Aritmticas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.98
5. CPU 5.3. Instrucciones 5.3.4. Descripcin a) Aritmticas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.99
5. CPU 5.3. Instrucciones 5.3.4. Descripcin a) Aritmticas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.100
5. CPU 5.3. Instrucciones 5.3.4. Descripcin b) Lgicas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.101
Realizan operaciones booleanas con los datos (a nivel de bit)
NOTA: Aunque la instruccin OR no est implementada, la instruccin BIS es equivalente (salvo en los bits de estado)
b) Lgicas
5. CPU 5.3. Instrucciones 5.3.4. Descripcin b) Lgicas
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.102
5. CPU 5.3. Instrucciones 5.3.4. Descripcin c) Bit
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.103
Realizan operaciones a nivel de bit con los datos
c) Bit
5. CPU 5.3. Instrucciones 5.3.4. Descripcin c) Bit
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.104
5. CPU 5.3. Instrucciones 5.3.4. Descripcin c) Bit
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.105
5. CPU 5.3. Instrucciones 5.3.4. Descripcin c) Bit
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.106
5. CPU 5.3. Instrucciones 5.3.4. Descripcin d) Datos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.107
Realizan operaciones de modificacin de datos
d) Datos
5. CPU 5.3. Instrucciones 5.3.4. Descripcin d) Datos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.108
5. CPU 5.3. Instrucciones 5.3.4. Descripcin d) Datos
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.109
5. CPU 5.3. Instrucciones 5.3.4. Descripcin e) Control de flujo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.110
Controlan el orden de ejecucin del cdigo
e) Control de flujo
5. CPU 5.3. Instrucciones 5.3.4. Descripcin e) Control de flujo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.111
5. CPU 5.3. Instrucciones 5.3.4. Descripcin e) Control de flujo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.112
MUY IMPORTANTE
5. CPU 5.3. Instrucciones 5.3.4. Descripcin e) Control de flujo
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.113
5. CPU 5.3. Instrucciones 5.3.4. Descripcin f) Sistema
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.114
Realizan operaciones especiales para controlar el sistema
f) Sistema
5. CPU 5.3. Instrucciones 5.3.4. Descripcin f) Sistema
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.115
5. CPU 5.3. Instrucciones 5.3.4. Descripcin f) Sistema
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.116
5. CPU 5.3. Instrucciones 5.3.4. Descripcin f) Sistema
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.117
5. CPU 5.3. Instrucciones 5.3.4. Descripcin f) Sistema
Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.118
Slide 1Slide 2Slide 3Slide 4Slide 5Slide 6Slide 7Slide 8Slide 9Slide 10Slide 11Slide 12Slide 13Slide 14Slide 15Slide 16Slide 17Slide 18Slide 19Slide 20Slide 21Slide 22Slide 23Slide 24Slide 25Slide 26Slide 27Slide 28Slide 29Slide 30Slide 31Slide 32Slide 33Slide 34Slide 35Slide 36Slide 37Slide 38Slide 39Slide 40Slide 41Slide 42Slide 43Slide 44Slide 45Slide 46Slide 47Slide 48Slide 49Slide 50Slide 51Slide 52Slide 53Slide 54Slide 55Slide 56Slide 57Slide 58Slide 59Slide 60Slide 61Slide 62Slide 63Slide 64Slide 65Slide 66Slide 67Slide 68Slide 69Slide 70Slide 71Slide 72Slide 73Slide 74Slide 75Slide 76Slide 77Slide 78Slide 79Slide 80Slide 81Slide 82Slide 83Slide 84Slide 85Slide 86Slide 87Slide 88Slide 89Slide 90Slide 91Slide 92Slide 93Slide 94Slide 95Slide 96Slide 97Slide 98Slide 99Slide 100Slide 101Slide 102Slide 103Slide 104Slide 105Slide 106Slide 107Slide 108Slide 109Slide 110Slide 111Slide 112Slide 113Slide 114Slide 115Slide 116Slide 117Slide 118