+ All Categories
Home > Education > Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Date post: 19-Jul-2015
Category:
Upload: hacaveks
View: 170 times
Download: 1 times
Share this document with a friend
48
Henry Alfonso Romero Mestre
Transcript
Page 1: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Henry Alfonso Romero Mestre

Page 2: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Conceptos Básicos Variable Binaria: es un símbolo usado para representar una cantidad

lógica. Se suele expresar con una letra (A, B, C, etc.). Sólo toma dos estados, que normalmente son 1 y 0 (ej: un interruptor).

Al inverso o negación de una variable se le conoce como Complemento, el cual se indica colocándole una raya arriba o una comilla simple a la variable original; si A=0 A’=1 y si A=1 A’=0. A una variable negada o sin negar se le conoce como Literal.

Función lógica: es una función matemática cuyo estado depende de variables binarias relacionadas por medio de operaciones lógicas (suma lógica (+), producto lógico (·) o negación('). ).

Expresión Lógica: Son dos expresiones aritméticas conectadas por un operador relacional tal como mayor que (>), igual (=) o menor que (<), las cuales están conectadas por variables lógicas, constantes lógicas (verdadero o falso) u operadores lógicos.

Page 3: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Puertas o Compuertas Lógicas Las puertas lógicas son los circuitos digitales fundamentales que

realizan las funciones lógicas básicas.

La realización de funciones más complejas se obtiene por interconexión de puertas lógicas.

Las funciones complejas también se pueden convertir en circuitos integrados.

Las puertas lógicas fundamentales son: BUFFER

NOT

AND

OR

NAND

NOR

XOR

XNOR

Page 4: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Descripción de una Compuerta

•Las entradas representan a los argumentos de una proposición, los cuales pueden ser Falsos(0V) o Verdaderos(5V). Existen compuertas con más de dos entradas.•La salida representa la evaluación de la proposición en función del estado de sus argumentos.•El operador lógico representa al conector de los argumentos en la proposición, para el ejemplo el punto o multiplicación lógica representa al conector o conjunción Y.•Si pegado a la compuerta, en entradas o salidas, hay un circulo, se niega la variable.

Y = (A.B)’

ExpresiónLógicaCircuito

Lógico

Salida

A

B

Entradas

FunciónLógica NAND

OperadorLógico

Negación

Page 5: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Puertas Lógicas , ResumenTabla de Verdad

A Y=A

0 0

1 1

A Y=A’

0 1

1 0

A B Y=(A . B)

0 0 0

0 1 0

1 0 0

1 1 1

A B Y=(A . B)’

0 0 1

0 1 1

1 0 1

1 1 0

BUFFER

NOT

AND

NAND

Simbología Equivalente Referencia

7407

7404

7408

7400

Page 6: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Puertas Lógicas , Resumen

7432

7402

A B Y=(A B)

0 0 0

0 1 1

1 0 1

1 1 0

A B Y=(A B)’

0 0 1

0 1 0

1 0 0

1 1 1

7486

74266

OR

NOR

XOR

XNOR

A B Y=(A + B)’

0 0 1

0 1 0

1 0 0

1 1 0

A B Y=(A + B)

0 0 0

0 1 1

1 0 1

1 1 1

Page 7: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Símbolos Alternativos de las Compuertas Fundamentales

Page 8: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Puertas Lógicas – Más de dos Entradas

Page 9: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Compuertas TTL

Page 10: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Compuertas CMOS Y BICMOS

Page 11: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Referencias y Configuración Interna de Compuertas Lógicas

Page 12: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Álgebra de Boole En 1815 George Boole propuso una herramienta

matemática llamada álgebra de Boole.

Luego en 1938 Claude Shannon propuso que con esta álgebra es posible modelar los llamados Sistemas Digitales.

El álgebra de Boole es un sistema matemático que utiliza variables y operadores lógicos. Las variables pueden valer 0 o 1. Y las operaciones básicas son OR(+) y AND(·).

Luego se definen las expresiones de conmutación como un numero finito de variables y constantes, relacionadas mediante los operadores (AND y OR).

En la ausencia de paréntesis, se utilizan las mismas reglas de precedencia, que tienen los operadores suma (OR) y multiplicación (AND) en el álgebra normal.

Page 13: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Leyes, Identidades y Teoremas del Álgebra de Boole

Page 14: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Leyes, Identidades y Teoremas del Álgebra de Boole

Page 15: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Resumen de Reglas

Page 16: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Simplificación por Teoremas, postulados, Identidades y Leyes

Page 17: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Simplificación por Teoremas, postulados, Identidades y Leyes

Page 18: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Lógica NAND Todas las compuertas pueden ser representadas por medio de

compuertas NAND. Esto facilita el proceso de fabricación de Ics.

NOT

AND

XOR

NOR

OR

XNOR

IC: Integrated

Circuit o circuito

Integrado

Page 19: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Lógica NOR Todas las compuertas pueden ser representadas por medio de

compuertas NOR.

NOT

AND

XOR

NOR

OR

XNOR

Page 20: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Expresiones Lógicas, Circuitos Lógicos y Tablas de Verdad

Los sistemas digitales, en su elaboración, se expresan a través de expresiones lógicas y tablas de verdad y luego se concretan en un circuito electrónico con compuertas.

Para diseño (Se parte del problema) la secuencia es: Se definen los argumentos o variables de entrada.

A partir de los conectores de los argumentos se evalúa la proposición o el problema para determinar cuando se cumple y cuando no. Esto se escribe en una tabla de verdad.

Con la tabla de verdad se puede escribir la expresión lógica.

Con la expresión lógica se dibuja el circuito lógico.

Para Análisis (Existe el circuito) la secuencia es: Se interpreta el plano y se infiere la expresión lógica aplicando los

argumentos y operadores.

Luego de la expresión se puede pasar a la tabla de verdad.

Page 21: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Expresiones Lógicas y sus Formas

Existen dos formas de representar las expresiones lógicas, estas son:

Suma De Productos SOP(Lógica AND , OR)

Producto De Sumas POS(Lógica OR , AND)

En la SOP, cada sumando es una multiplicación de las variables en literal, por ejemplo:

𝑭 𝑨,𝑩, 𝑪 = 𝑨 𝑩 + 𝑨 𝑩 𝑪 + 𝑨 𝑪

En el POS, cada factor es una suma de variables en literal, por ejemplo:

𝑭 𝑨,𝑩, 𝑪 = (𝑨 + 𝑩)( 𝑨 + 𝑩 + 𝑪)( 𝑨 + 𝑩 + 𝑪)

Page 22: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Expresiones Lógicas y sus Formas Si en la SOP y en el POS, cada sumando o factor tienen todas las

variables del dominio, entonces se dice que la expresión está escrita en Forma Canónica, por ejemplo:

Si en la SOP y en el POS, algún sumando o factor no tiene todas las variables del dominio, entonces se dice que la expresión está escrita en Forma Estándar, por ejemplo:

Si la expresión no es una SOP o un POS, estrictamente, se dice que la expresión está escrita en Forma no Estándar, por ejemplo:

Page 23: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minterm es un sumando o combinación de variables de entrada, dentro de SOP, la cual hace que la función de salida tome un valor de 1.

Maxterm es un factor dentro o combinación de variables de entrada, dentro del POS, la cual hace que la función de salida tome un valor de 0.

Ejemplos:

Expresiones Lógicas: Minterms y Maxterms

Minterms

Maxterms

Maxterms

Page 24: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

En ala tabla siguiente se muestran las posibles combinaciones de 3 variable(23=8 combinaciones) xyz, los términos y su designación en minterms y maxterms.

Forma Canónica y Tabla de Verdad

Page 25: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Ejemplos de tablas: entradas ABC y salida Y

Forma Canónica y Tabla de Verdad

A B C Y minterms Evaluación minterms maxterms Evaluación maxterns

0 0 0 1 𝒎𝟎 = 𝑨 𝑩 𝑪 𝑨 𝑩 𝑪 = 𝟎 𝟎 𝟎 = 𝟏𝟏𝟏 = 𝟏

0 0 1 1 𝒎𝟏 = 𝑨 𝑩𝑪 𝑨 𝑩𝑪 = 𝟎 𝟎𝟏 = 𝟏𝟏𝟏 = 𝟏

0 1 0 0 𝑴𝟐 = (𝑨 + 𝑩 + 𝑪) (𝑨 + 𝑩 + 𝑪)=(0+ 𝟏+0)=0

0 1 1 1 𝒎𝟑 = 𝑨𝑩𝑪 𝑨𝑩𝑪 = 𝟎𝟏𝟏 = 𝟏𝟏𝟏 = 𝟏

1 0 0 0 𝑴𝟒 = ( 𝑨 + 𝑩+ 𝑪) ( 𝑨 + 𝑩 + 𝑪)=( 𝟏+0+0)=0

1 0 1 0 𝑴𝟓 = ( 𝑨 + 𝑩+ 𝑪) ( 𝑨 + 𝑩 + 𝑪)=( 𝟏+0+ 𝟏)=0

1 1 0 0 𝑴𝟔 = ( 𝑨 + 𝑩 + 𝑪) ( 𝑨 + 𝑩 + 𝑪)=( 𝟏+ 𝟏+0)=0

1 1 1 1 𝒎𝟕 = 𝑨𝑩𝑪 𝑨𝑩𝑪 = 𝟏𝟏𝟏 = 𝟏

𝑌𝑀 = 𝑴𝟐𝑴𝟒𝑴𝟓𝑴𝟔 = 𝑨 + 𝑩 + 𝑪 𝑨 + 𝑩+ 𝑪 𝑨 + 𝑩+ 𝑪 ( 𝑨 + 𝑩 + 𝑪)= 𝟎 + 𝟏 + 𝟎 𝟏 + 𝟎 + 𝟎 𝟏 + 𝟎 + 𝟏 𝟏 + 𝟏 + 𝟎 = 𝟎 𝟎 𝟎 𝟎 = 𝟎

𝑌𝑚 = 𝒎𝟎𝒎𝟏𝒎𝟑𝒎𝟕 = 𝑨 𝑩 𝑪 + 𝑨 𝑩𝑪 + 𝑨𝑩𝑪 + 𝑨𝑩𝑪= 𝟎 × 𝟎 × 𝟎 + 𝟎 × 𝟎 × 𝟏 + 𝟎 × 𝟏 × 𝟏 + 𝟏 × 𝟏 × 𝟏 = 𝟏 𝟏 𝟏 𝟏 = 𝟏

Como se observa YM es el complemento de Ym, 𝑌𝑀 = 𝑌𝑚

Page 26: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Forma Canónica y Tabla de Verdad Para el ejemplo F en minterms es:

𝐹𝑚 𝑥, 𝑦, 𝑧 = (𝑚1, 𝑚3, 𝑚6, 𝑚7); sumatoria de combinaciones de xyz que hacen a F=1, binarios 001=1, 011=3, 110=6 y 111=7.

F en maxterms es:

𝐹𝑀 𝑥, 𝑦, 𝑧 = (𝑀0, 𝑀2, 𝑀4, 𝑀5); productos de combinaciones de xyz que hace a F=0, binarios 000=0, 010=2, 100=4 y 101=5.

Page 27: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Formas Canónicas, Minterms, Maxterms y Tablas de Verdad – Ejemplo con evaluación

Evaluación de f1. Cada multiplicación debe dar 1.

Evaluación de f1. Cada suma debe dar 0.

Representación alternativa para los

maxterms de un producto de sumas.

Representación

alternativa para los

minterms de una

suma de productos.

𝒇𝟏 = (𝒙 + 𝒚 + 𝒛)(𝒙 + 𝒚′ + 𝒛)(𝒙 + 𝒚′ + 𝒛′)(𝒙′ + 𝒚 + 𝒛′)(𝒙′ + 𝒚′ + 𝒛)

𝒇𝟏 = 𝑴𝟎𝑴𝟐𝑴𝟑𝑴𝟓𝑴𝟔 𝒇𝟏 𝒙, 𝒚, 𝒛 =

𝒏=𝟑

(𝟎, 𝟐, 𝟑, 𝟓, 𝟔)

Page 28: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Expresiones Lógicas, Circuitos Lógicos y Tablas de Verdad

De la Expresión lógica pasamos al circuito lógico

A

B

C

A’

B’

C’

A’B’ A’B’C

A’B’C+ A’BC’

A’C’

B’C’

AB

A’BC’

AB’C’

ABC

AB’C’+ ABC

Y=A’B’C+ A’BC’+AB’C’+ ABC

Page 29: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Mapas de Karnaugh

El mapa de Karnaugh es una matriz de cuadros que representa a una tabla de verdad. El método del mapa se usa para simplificar una ecuación lógica y convertir una tabla de verdad a su circuito lógico optimo.

Abajo se muestran 4 formas de representar a Y como función de ABC en minterms(típico), también se pueden usar maxterms.

A B C Y

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Y Y

Y

Y

ABCA

BC

ABC

ABC

0

01

11

10

00

01

11

10

00

1 0 1

01 11 1000

01 11 1000

0

0

1

1

Page 30: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Mapas de Karnaugh

A B C Y

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

000 010 110 100

001 011 111 101

0

1

00 01 11 10Y

CAB

Tabla Vs Mapa

Page 31: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Mapas de Karnaugh

Las variables de la función pueden aparecer en orden o desorden y en columnas o filas.

Las combinaciones de las variables deben ser representadas, en su evaluación, en código Gray(de un número al siguiente sólo cambia el valor de una variable).

A B C Y

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

YAB

C 01 11 1000

0

1

YAB

C 01 11 1000

0

1

Tabla con la ubicación

de minterms

Tabla con la ubicación

de maxterms

Valores

de AB

Page 32: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Mapas de Karnaugh Con el mapa se puede representar a la función de salida(Y para la tabla mostrada)

por medio de los ceros (maxterms) o de los unos (minterms). Las dos funciones Y son equivalentes.

A B C Y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

YAB

C 01 11 1000

0

1

YAB

C 01 11 1000

0

1

0

YAB

C 01 11 1000

0

1

YAB

C 01 11 1000

0

1

YAB

C 01 11 1000

0

1

YAB

C 01 11 1000

0

1

Page 33: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Mapas de Karnaugh

Los unos en un mapa se pueden agrupar en una cantidad que sean potencia de dos(1, 2, 4, 8, 16,…., 2n unos).

Los grupos se pueden conformar si los unos están adyacentes por la horizontal, vertical o por la horizontal,vertical, nunca en diagonal.

Se pueden reutilizar los unos que ya pertenecen a un grupo.

1 1 1 1

1 1 1

0

1

00 01 11 10Y

CAB

Unos adyacentes

por la verticalUnos adyacentes

por la Horizontal

Unos adyacentes

por la Horizontal y

vertical

Page 34: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

termino I: agrupa 8 unos

termino II: agrupa 4 unos

termino III: agrupa 2 unos

termino IV: agrupa 1 uno

Mientras mayor sea la cantidad de unos en un grupo mayor será la reducción, por ejemplo, el grupo I tiene 8 unos 8=23.De 8 minterms pasamos a uno y el que queda pasa de tener 4 variables a 1 variable(el exponente 3 de 23, nos indica las variables que desaparecen del término)

Minimización a Nivel de Compuertas: Mapas de Karnaugh

Page 35: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

La regla principal de reducción nos indica que si en una agrupación se encuentran dos unos adyacentes por la vertical o en columnas, se observa cuál de las variables en las columnas tiene un cambio en su valor binario, la variable que cambia es eliminada. Se aplica la misma regla para los unos adyacentes por la horizontal o en filas. Si los 1s de un grupo están presentes en una sola columna o fila, las variables de las columnas o filas se eliminan.

La regla 𝐴 + 𝐴 = 1, nos permite concluir que la variable que cambia desaparece, veamos esto en ejemplo:

Minimización a Nivel de Compuertas: Mapas de Karnaugh

1 1

1

0

1

0 1YB

A

I

II

En el grupo I se puede observar que A=0, columna 1,

mientras que B=0 en la fila 1 y B=1 en la fila 2, este cambio

nos permite eliminar a B. Veamos esto aplicando la regla a

los minterms (𝒎𝟎, 𝒎𝟏) o unos del grupo I: 𝑨 𝑩 + 𝑨𝑩 = 𝑨 𝑩 + 𝑩 = 𝑨 𝟏 = 𝑨. De dos minterms pasamos a 1y el

mismo es reducido a 1 literal.

En el grupo II se puede observar que A=0 en la columna 1

y A=1 en la columna 2 por lo que se elimina, mientras que

B=0, fila1. Aplicando la regla a los minterms (𝒎𝟎,𝒎𝟐) o

unos del grupo II: 𝑨 𝑩 + 𝑨 𝑩 = 𝑩 𝑨 + 𝑨 = 𝑩 𝟏 = 𝑩. De dos

minterms pasamos a 1y el mismo es reducido a 1 literal.

Y sin reducir es: 𝒀 = 𝒎𝟎 +𝒎𝟏 +𝒎𝟐 = 𝑨 𝑩 + 𝑨𝑩 + 𝑨 𝑩.

Y reducido es: 𝒀 = 𝑨 + 𝑩

Page 36: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Para crear grupos, además de la regla de grupos con unos adyacentes directos, se puede doblar el mapa horizontal(uniendo la primera fila con la última), vertical(uniendo la primera columna con la última) y diagonalmente(uniendo los vértices). Veamos esto en ejemplo:

Minimización a Nivel de Compuertas: Mapas de Karnaugh

Grupo I, doblez vertical. El grupo está en

las columnas 1(AB=00) y 4(AB=10) con

cambio en A, queda B=0 o 𝑩, y entre las

filas 3(CD=11) y 4(CD=10) con cambio en

D, queda C=1 o 𝑪. Se eliminan A y D.

Grupo II, doblez horizontal. El grupo está

en las columnas 3(AB=11) y 4(AB=10) con

cambio en B, queda A=1 o 𝑨, y entre las

filas 1(CD=00) y 4(CD=10) con cambio en

C, queda D=0 o 𝑫. Se eliminan B y C.

Grupo II, doblez Diagonal. El grupo está en

las columnas 1(AB=00) y 4(AB=10) con

cambio en A, queda B=0 o 𝑩, y entre las

filas 1(CD=00) y 4(CD=10) con cambio en

C, queda D=0 o 𝑫. Se eliminan A y C.

𝒀 = 𝑩𝑪 + 𝑨 𝑫 + 𝑩 𝑫𝒀 = 𝑨 𝑩 𝑪 𝑫+ 𝑨 𝑩𝑪 𝑫+ 𝑨 𝑩𝑪𝑫+ 𝑨 𝑩 𝑪 𝑫+ 𝑨 𝑩𝑪 𝑫+ 𝑨 𝑩𝑪𝑫+ 𝑨𝑩 𝑪 𝑫+ 𝑨𝑩𝑪 𝑫

Page 37: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Ejemplos de reducción de expresiones booleanas:

Mapa de 4 Variables

Minimización a Nivel de Compuertas: Mapas de Karnaugh

1 1

00 01 11 10

Y

CD

AB

1 1 1

1 1 1

1 1 100

01

11

10

IIII

II

𝒀 = 𝑩 + 𝑨𝑪 + 𝑨 𝑪 𝑫

Grupo I: De la columna 2 a

la 3 cambia A, de la fila 1 a

la 2 cambia D, de la 2 a la 3

cambia C y de la 3 a la 4

vuelve a cambiar D,

quedando B=1 o 𝑩.

Grupo II: De la columna 1 a

la 2 cambia B, de la fila 3 a

la 4 cambia D, quedando

A=0 y C=1 o 𝑨𝑪.

Grupo III: De la columna 3 a

la 4 cambia B, el grupo no

cambia en filas, quedando

A=1, C=0 y D=0 o 𝑨 𝑪 𝑫.

Page 38: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Mapa de 5 Variables: se usan 2 mapas de 4 variables. En el primer mapa A=0 y en el segundo A=1. Para agrupar unos entre mapas deben estar en las mismas posiciones, si se pasa de un mapa a otro cambia A y se elimina.

Minimización a Nivel de Compuertas: Mapas de Karnaugh

𝒀 = 𝑩𝑬 + 𝑨𝑪 𝑬 + 𝑨 𝑪𝑫

I

Grupo I: del mapa 1 al 2

cambia A, de la columna 1

a la 2 cambia C y de la fila

2 a la 3 cambia D,

quedando B=0 y E=1 o 𝑩𝑬

Grupo II: se permanece

en el mapa 1, de la

columna 2 a la 3 cambia B

y de la fila 1 a la 4 cambia

D, quedando A=0, C=1 y

E=0 o 𝑨𝑪 𝑬.

Grupo III: se permanece

en el mapa 2, de la

columna 1 a la 4 cambia B

y de la fila 3 a la 4 cambia

E, quedando A=1, C=0 y

D=1 o 𝑨 𝑪𝑫

Page 39: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Mapa de 6 Variables: se usan 4 mapas de 4 variables. En el 1er mapa AB=00, en el 2do AB=01, en el 3ro AB=10 y en el 4to AB=11. Para agrupar unos entre mapas deben estar en las mismas posiciones. Si se pasa de un mapa a otro la variable que cambia entre A y B, se elimina.

Minimización a Nivel de Compuertas: Mapas de Karnaugh

𝒀 = 𝑫𝑭 + 𝑩𝑪 + 𝑨 𝑩 𝑪 𝑫𝑬 𝑭

1 1

00 01 11 10Y

EF

CD

1 1

00

01

11

10

AB=00 Grupo I: del mapa 1 al 2

cambia B, del 2 al 3 cambia A

y del 3 al 4 cambia B, de la

columna 2 a la 3 cambia C y

de la fila 2 a la 3 cambia E,

quedando D=0 y F=1 o 𝑫𝑭

Grupo II: del mapa 2 al 4

cambia A, de la columna 3 a

la 4 cambia D y de la fila 1 a

la 2, de la 2 a la 3 y de la 3 a

la 4 cambian E y F, quedando

B=1y C=1 o 𝑩𝑪.

Grupo III: no se cambia de

mapa, de columna o de fila

por lo que queda 𝑨 𝑩 𝑪 𝑫𝑬 𝑭

1 1 1

00 01 11 10Y

EF

CD

1 1 1

1 1

1 100

01

11

10

AB=01

1 1

00 01 11 10Y

EF

CD

1 1

1

00

01

11

10

AB=10

1 1 1

00 01 11 10Y

EF

CD

1 1 1

1 1

1 100

01

11

10

AB=11

III

I

II

Page 40: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Casos Especiales:

1. Mapa con condiciones de no importa X: las condiciones de no importa se aplica a condiciones de las entradas que no se pueden presentar, por ejemplo loa números del 0=0000 al 9=1001 de un teclado decimal necesitan 4 bits para ser codificados. Las combinaciones del 1010=10 a la 1111=15 no se dan por que no existen las teclas del 10 al 15, son condiciones de no importa y en la salida se denotan con X. dependiendo de la conveniencia X=0 o X=1.

Minimización a Nivel de Compuertas: Mapas de Karnaugh

𝒀𝟏 = 𝑨 𝑫

X

00 01 11 10

Y1

CD

AB

X

1 1

X X 1 100

01

11

10

X

00 01 11 10

Y2

CD

AB

X

X X 1 1

X X 1 100

01

11

10

𝒀𝟐 = 𝑫

X tomadas

como ceros

X tomadas

como unos

Para Y1, las X se toman como ceros ya que al tomarlas como

unos se expande la expresión.

Para Y2, 4 de las X se toman como unos ya que pasamos de

un posible grupo de 4 unos a uno de 8, como ya se agruparon

todos los unos, las otras 2 X se toman como ceros.

Page 41: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Casos Especiales:

1. Mapas con todos los cuadros o combinaciones en 1 o en o:

Minimización a Nivel de Compuertas: Mapas de Karnaugh

𝒀𝟏 = 𝟏, 𝒄𝒐𝒏𝒆𝒄𝒕𝒂𝒓 𝒍𝒂 𝒔𝒂𝒍𝒊𝒅𝒂 𝒂 𝟓𝑽.

1 1 1 1

00 01 11 10

Y1

CD

AB

1 1 1 1

1 1 1 1

1 1 1 100

01

11

10

0 0 0 0

00 01 11 10

Y2

CD

AB

0 0 0 0

0 0 0 0

0 0 0 000

01

11

10

𝒀𝟐 = 𝟎, 𝒄𝒐𝒏𝒆𝒄𝒕𝒂𝒓 𝒍𝒂 𝒔𝒂𝒍𝒊𝒅𝒂 𝒂 𝒕𝒊𝒆𝒓𝒓𝒂.

Page 42: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

1. Mapas con maxterms o ceros: se aplican las mismas reglas que con minterms o unos. La expresión queda en producto de sumas o con maxterms. Se usan las reglas 𝐵 𝐵 = 0 𝑦 𝐴 + 𝐵𝐶 = 𝐴 + 𝐵 𝐴 + 𝐶 .

2. Ejemplo: sea 𝐹 = 𝑨 𝑨 + 𝑩 = 𝐴 + 𝐵 𝐵 𝐴 + 𝐵 = 𝑨 + 𝑩 𝑨 + 𝑩 𝑨 + 𝑩 , de la función en forma canónica con maxterms a la forma estándar se nota que la variable que cambia es la que se elimina.

Minimización a Nivel de Compuertas: Mapas de Karnaugh

0 0 0

00 01 11 10

Y2

CD

AB

0 0 0

0 0 0 0

000

01

11

10

𝒀 = ( 𝑪 + 𝑫)( 𝑩 + 𝑫)( 𝑨 + 𝑩)

Grupo I: cambian A y B en las 4

columnas, no cambian en filas CD=10,

quedando C=1 y D=0 o ( 𝑪 + 𝑫).

Grupo II: De la columna 2 a la 3

cambia A, de la fila 2 a la 3 cambia C,

quedando B=1 y D=1 o ( 𝑩 + 𝑫).

Grupo III: no cambian en columnas

AB=10 y cambian C y D en las 4 filas,

quedando A=1 y B=0 o ( 𝑨 + 𝑩)

Page 43: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Se usa exclusivamente y de manera sucesiva la ley A(B+C)=AB+AC y la regla de 𝐴 + 𝐴 = 1

Implicante: Conjunto de unos en un mapa de Karnaugh que representa un termino producto de variables. Se denomina implicante porque cuando este termino toma el valor 1, implica que también la función toma el valor 1. Un minterm solo es un implicante.

Implicante Primo(IP): Implicante que no está incluido completamente dentro de otro implicante. No puede combinarse con otro implicante para eliminar un literal.

Implicante Primo Esencial(IPE): Implicante primo que contiene uno o mas minterms que no están incluidos en cualquier otro implicante primo.

Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey

Page 44: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Apliquemos el método de reducción a La función F(A, B, C, D)=∑m(0, 1, 2, 5, 6, 7, 8, 9, 10, 14).

Paso 1: Se deben agrupar los minterms en grupos, dependiendo de la cantidad de unos en orden de menor a mayor.

Paso 2: se examina si entre dos números de dos grupos adyacentes hay un cambio de valor binario en una sola posición, en la posición donde existe el cambio se coloca un guíon(-). El (-) indica que la variable de esa posición se elimina por la regla 𝐴 + 𝐴 = 1.

Si un minterm, reducido o sin reducir, no se puede agrupar o seguir agrupando con otro, se considera que es un implicante primo IP y se le asigna un número Ipj(IP1,IP2,…).

Paso 3: Para seguir reduciendo minterms se debe tener en cuenta que los (-) estén en las mismas posiciones, los números estén en grupos adyacentes y exista un solo cambio de valor binario en una posición.

Se aplica el paso 3 hasta que no se pueda reducir más a los minterms.

Paso 4: Si al reducir se encuentra que se repiten valores se aplica la regla A+A=A y se escoge sólo uno de los minterms reducidos como IP.

Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey

Page 45: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Gru

po Minterm

IP

Gru

po

Minterms1ª Reducción

IP

Gru

po Minterms

IPSin Reducir 2ª Reducción

0 𝒎𝟎 0000

[0,1]

𝒎𝟎,𝒎𝟏 000- (𝒎𝟎,𝒎𝟏),(𝒎𝟖,𝒎𝟗) -00- IP4

1 𝒎𝟏 0001 𝒎𝟎,𝒎𝟐 00-0 [0,1], (𝒎𝟎,𝒎𝟐),(𝒎𝟖,𝒎𝟏𝟎) -0-0 IP5

𝒎𝟐 0010 𝒎𝟎,𝒎𝟖 -000 [1,2] (𝒎𝟎,𝒎𝟖),(𝒎𝟏,𝒎𝟗) -00- IP4

𝒎𝟖 1000

[1,2]

𝒎𝟏,𝒎𝟓 0X01 IP1 (𝒎𝟎,𝒎𝟖),(𝒎𝟐,𝒎𝟏𝟎) -0-0 IP5

2 𝒎𝟓 0101 𝒎𝟏,𝒎𝟗 -001 [1,2], (𝒎𝟐,𝒎𝟔),(𝒎𝟏𝟎,𝒎𝟏𝟒) --10 IP6

𝒎𝟔 0110 𝒎𝟐,𝒎𝟔 0-10 [2,3] (𝒎𝟐,𝒎𝟏𝟎),(𝒎𝟔,𝒎𝟏𝟒) --10 IP6

𝒎𝟗 1001 𝒎𝟐,𝒎𝟏𝟎 -010

𝒎𝟏𝟎 1010 𝒎𝟖,𝒎𝟗 100-

3 𝒎𝟕 0111 𝒎𝟖,𝒎𝟏𝟎 10-0

𝒎𝟏𝟒 1110

[2,3]

𝒎𝟓,𝒎𝟕 01-1 IP2

𝒎𝟔,𝒎𝟕 011- IP3

𝒎𝟔,𝒎𝟏𝟒 -110

𝒎𝟏𝟎,𝒎𝟏𝟒 1-10

Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey

Minterms

reducidos e

iguales. Se

escoge

sólo a uno

Page 46: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey

La suma de productos de los implicantes primos ya es una reducción de F. F se puede reducir más, reduciendo los implicantes primos.

Paso 5: Se realiza una tabla que incluya en las filas a los Ips y en las columnas a todos los minterms.

Cada IP está formado por minterms, en la coordenada de la tabla donde coincidan los IPs con los minterms que los conforman se coloca una flecha.

Si en una columna hay una sola flecha, se proyecta hacia la fila y el IP de esa fila es un IP esencial (no se puede reducir más).

Page 47: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey

Minterm

0 1 2 5 6 7 8 9 10 14IP

IP1

IP2

IP3

IP4 *

IP5

IP6 *

𝒎𝟏,𝒎𝟓 0-01 IP1

𝒎𝟓,𝒎𝟕 01-1 IP2

𝒎𝟔,𝒎𝟕 011- IP3

(𝒎𝟎,𝒎𝟏),(𝒎𝟖,𝒎𝟗) -00- IP4

(𝒎𝟎,𝒎𝟐),(𝒎𝟖,𝒎𝟏𝟎) -0-0 IP5

(𝒎𝟐,𝒎𝟔),(𝒎𝟏𝟎,𝒎𝟏𝟒) --10 IP6

Implicantes

Primos

Esenciales

Las flechas de los IPs esenciales(en verde) eliminan a las flechas negras(mismos minterms en otros IPs)

ubicadas en las mismas columnas. IP4 e IP5 abarcan en su totalidad a IP5 y parcialmente a IP1, IP2 e IP3.

Se hace una nueva tabla con IP1, IP2 e IP3 y las flechas que quedan.

Flechas

únicas en

columna

Page 48: Tema3 circuitos puertas_lógicas_y_álgebra_de_boole

Minimización a Nivel de Compuertas: Método del Tabulado o de Quine McCluskey

Minterm

5 7

IP

IP1

IP2 *

IP3

Las flechas de IP2 (en verde) eliminan a las flechas negras ubicadas en las

mismas columnas, IP2 abarca a IP1 y a IP3.

Los Ips esenciales son IP2 o (01-1), IP4 o (-00-) e IP6 o (--10)

𝑭 𝑨,𝑩, 𝑪, 𝑫 = 𝑨𝑩𝑫+ 𝑩 𝑪 + 𝑪 𝑫

Implicante

Primo

Esencial


Recommended