c ,' .
WVERSDAD AUTONOMA METROPOLITANA - IZTAPALAPA
'C -3s J PROYECTO DE INOENIERIA ELECTRONICA
CINALOGICA PCIRA EL PROCESADOR DIGITAL
E SENCILES TMS32010 DE PRIMERA BENERCICION
AGOSTO DE 1991 /
I
1
. .
1 4 6 2 4 5
CONTENIDO
INTRODUCCION . . l l . . . l . . . . . I I I I L . l ~ . . . . l . 4
OBJETIVOS ....................l..l..l.l.l...ll.. 6
DESCRIPCION DEL HARDWARE ......=..............=. 7 SISTEMA ORIGINAL ....l..l.l..l....... .=....=. 7 INTERFAZ ANALOBICA .................=.. ..=... 13
PUERTO DE CONVERSION A/D ..iil..~.......l. 14 PUERTO DE CONVERSION D/A . . L . . . . . . . . . l . . . . 15
PUERTO DE MODO DE OPERFICION 16
PUERTO DE FRECUENCIA DE MUESTREO ......... 19 PUERTO DE HABILITACION DE INTERRUPCION ... 22 RELACION DE ACCESO A LOS PUERTOS
DE LA INTERFAZ ANALOQICA ................. 23 ELEMENTOS AIJXILIARES DE LA INTERFAZ
ANALOGICA .l....llll....... 24
TBLW, TBLR, 1/0 DECODE . . . . . . . . . . . l . . . . 24
JUMPERS ..l..l......l..l...l~.... 26
CALIBRAR CONVERTIDOR AID . l . . . . . L . . . . . . 28
2
GALIBRAR CONVERTIDOR D / A .............. 29 DIREGCIONAMIENTO EIftfINT .............. 30 CIRCllITO MUESTRE0 Y MANTENIMIENTO ..... 30
RELCIGION DE FUNCIONES POR COMPONENTES .... 31
NOTAS IMPORTANTES ........................ 33
DESCRIPGION DEL SOFTWARE ....................... 34
BIBLIOGRfiFIA ................................... 3E .
.. .3
INTRODUCCION
Desde hace ya varios años el precesamiento
d i g i t a l de señales ha ido cobrando una irnporkancia
cada vez mayor, y es ahora una de l a s ramas de l a
elect-ur5nica con rrn mayar cuecimient.o. Con l a '
aparicibn .de microprocesadores para procesamicnt-o
d i g i t a l cada vez más v e i ~ c e s , e1 nQmero de
aplicaciones para e5te kip0 da procesamiento
aumenkan constantemente. Cctmo consecuencia de ésta,
se observa que en varios laboratorios del
departamenta de Ingenierf a ElBct-rica existe l a
necesidad de mAs equipo dest.inado a l procesamiento
d i g i t a l de señale's.
E l depart-amento de Ingeniería Eléct.rica cuenta
con un sistema que consta tie una ,tar jet-a prot,ot.ipo
para PI2 que contiene un priocesador para DSP
( D i g i t o r ¿ S¿gnul Processing) TMS32010 de primera
sencraci&-i, 4 Kpalabras de 16 bit-s de longit-ud de
4
i
memoria estdtica y ldgica de cont.rcrl para poder
compartirla con l a PC. Cuenta además con un sistema
para desarrolla de aplicaciones tiasado en el
procesador TMS32010, e1 cual contiene convertidores
A/D de entrada y Día de salida, urt puerto serial
para la conexión a una t-errninal serie y una
conexidn Para un emuiador del TMS32010.
Sin embargo, e1 desarrollo de prczye!ct.ss con la
tarjeta emuladora del TMS32010 y l a concxidn
serial, representan muchas desvent.ajz.s, P C J ~ S el
proceso de ensamblado de programas Y cargarlos en
l a memoria de programa para el TMS es muy 1ent.o y
tedioso. Se plantea entonces realizar estas t-areas
ayudándonos de una PC.
OBJETIVOS
1.- Reorganizar el sictema de transmisión de
datos del sistema emulador del TMS320 1 O para un
óptimo desempefío.
el
conversidn
2.- Realizar una interfaz ent-re
microprocesador TMS32010 y cl equipo de
dig i t-a 1 -ana lóg i co.
3.- Lograr un sistema final c0mpact.o.
HARDWARE
Sistema original de l a interfaz PC-TMS :
* Procesadar TMS32010 de primera generación
* 8 Kbytes de memoria eskática
* Lógica para controlar y compartir 10s 8
Kbytes de memoria por la PC y el TMS32010
* Reloj propio de 2 C l MHz.
Description del sisteina :
Revisar reporte del Proyecto de Ingeniería
Electrónica I de Mendora Scyfovich y Pel Hio Guzmán
del 10 de Septiembre de 1990 : lnterfaz entre una
PC y el microprocesudor di&tul de senales
7
Caracteristicas de Operacion :
El sistema original permite:
a) Lectura-Escritura en e1 bloque de memoria
compartido.
b) Desde la PC se controla l a operación del
TMS kales como: Arranque ( s e t ) y Parada Ireset) del
TMS: la PC o el TMS t-iene el acceso (mut.uament-e
excluyente) al bloque de memoria compart.ido (BMC) {
pc act ivo o bien tms activo).
Desvent-ajas del sistema:
Comunicacidn unidireccional: La PC cont-rcrla en
forma t.otal l a operacibn del TMS, sin tener
información acerca de la frirma en que 5e
desarrollando e1 TMS al ejecutar programas.
sistema de ir-rterfaz no tiene provist.n
mecanismos para que el TMS pueda comunicar
estado a la PC.
La ejecución de programas ut.i 1 izando
8
interfaz PC-TE, al momento, se plantea de l a
siguiente manera: El programa controlador en la
PC, pone en activo el acceso a l EMC para la PC
í - p cac t ) ; 6st.a escribe allí un programa de
aplicación para ser ejecutado por el TMC. A
continuación se da el acceso al BMC para el TMC
t-tmsact) y se hace que ejecut.e al cOdigo
t-rsttms). Sa “deja pasar i-rn periodo de t.iempo” en
el cual se considera que e1 TMS ha terminado de
ejecutar el cddigo del programa de aplicación y
entonces se le detiene (-rsttms). Con el
encomillado anterior expreso el inconveniente de1
sistema.
Al ejecutar un programa can el TMS contamos
rinicament-e con nuestra experiencia para determinar
si el TMS ha ejecutado el cbcligo de un programa:
este tiempo estimado, posi&lement.e no 5uficiente
para concluir un programa? o tal vez, demasiado
grande Y como consecuencia despet-dicia del tiempo
tanto del CPU host como del TMS. Debemos considerar
3
sule e1 sistema t-lene como finalidad su aplicacidn
en procesamiento digital de señales en tiempo real,
de manera que no es posible permit-ir siquiera l a
perdida 'de algunos mi 1 isegundos de información.
Una caracterlstica inherente a l sistema de
interfaz es el control PC + TMS, el cual constituye
una forma de control "unidircccional". La
arquitectura de la PG lo determinazasi sin embargo
tenemos las herramientas para que la comunicación
PC-TMS sea bidireccional.
Propongo dos a 1 t-er nat i vas :
1 ) Un registro de 5t.at-us para el c,ist.cma
PC-TMS que pueda ser leído constantemente por la
PC . 2 ) Comunicación fisica por medio de
interrupciones al sistema de la PC=
dicho registro de status propuesto, accibn que
reduciría el tiempo para atender sus propias
rutinas. Con e1 punt-o da5 se elimina la desventaja
del punts uno, es decir, m i e n t r - a s el TMS ejecut.a SU
c6digo, la PC puede dedicarse a sus propias t-areas.
En el momento que el TMS lo requiera llamar-.A a l a
PG, de manera que le dedique una rutina de
interrupción propia del sistema. Est-a segunda
alternativa, sin embargo, present-a un
inconveniente: El hardware CJe l a PC XTno tiene
elementos disponibles para aplicaciones para
usuarios fuera de los puert-cas de comunicaciones
serial y paralelo y de las interrupciones int-srrias
de los elementos periférico5 del sistema básico de
l a PC.
I aipl ementici on
El sistema de interfai PC-TMS BE: encrrent-ra
11
ésta se coloca en alguna de las ranuras de
expansión de la PC. Las ranuras de expansión de la
PG XT se comunican en forma dit-ect.a con las lineas
de interrupción de 10s puert.as de comunicaciones de
la máquina (PC): dos puert~s dest-inados a la
comunicacidn serial <Corn1 y Corn2) y otros dos para
la comunición con el exterior en forma paralela
(Lptl y Lpt21. El siskma de irit-erfaz requiere que
alguna de estas lineas se ancuent.re desocupada
para utilizarla y comunicarse con la PC-. La máquina
en la cual desarrollé e1 sistema tenía libro las
lineas destinadas a Coml, Corn2 y Lpt.2, así que
decidí utilizar la correspondiente a Com2. Mas
adelante se hace detalle acerca del circuito
elertrbnico que SE? ut.ilizd para interrumpir a la
PC .
DESCRIPCION DE LA INTERFAZ ANALOGICA
Una vez solucionada la interfaz PC-TMS sigue
equipar al siskema del TMS de una interfaz
analdqica confiable para la captura de 'señales de
voz. De aquf en adelante se hablará entonces de la
interfaz PC-TMS-Ai (AI de Analog Interface).
El sistema de interfaz artalógica terminado
tiene las siguientes caracteri sticaci:
- Un puerto de conversión analósico a digital - Un puerto de conversión digikal a anal6gico
- Un puerto de moda de operación de la
interfaz anal6gica.
- Un puerto para almacenar la frecuencia de
muestre0 I
- Un puerto para habilitar la interrupción
hacia l a PC.
Cada un6 de est.os puertos se act-ivan desde la
programación del TMS segfrn el programa de
aplicación.
PUERTO DE CONYERSION AOD
Lo constituyen los siguientes elernent.05:
- Convertidor analógicddigital de 12 bits can
circuito de muestreo y mantenimiento.
Especificaciones de1 convertidor A/D:
* Resolución : 12 bits
* Entrada analógica : -1OV a +lOV
* Salida digital : 16 bits complementa a 2
* Tiempo conversi¿~n : 25 microsegundos maxim6
Especificaciones del circuit-o de muestreo Y
mantenimiento:
* Tiempo adquisición a 0.1% : 4 microsegundos
* Pendiente de salida : 0.3 V/seg (2SC)
* Paso de mantenimientm : 1 0 m V {25C)
- Buffer de almacenamiento de 16 bits de alta
velocidad de switcheo que retiene los datos úada
la conversibn analógica a digital.
- Filtro activo pasabajos de entrada con frecuencia de corte Fc=lOKHz.
- L6gica de control para el convertidor AíD.
PUERTO DE CONVERSION DOA
Lo constituyen:
- Convcrt.idor digital. analógicci de 12 b i ts .
Especificaciones del convertidor D/A:
* Resolución : 12 bits
* Salida analógica : -1OV a +1OV
* Entrada digital : ld bit-s comp1ement-a 2
* Tiempo fijación : 250 nanosegundos (max)
- Doble buffer previo a l convert.idor D/A. Más
adelante se explica este hecho.
15
- Filtro activo pasabajos de salida con Fc=lrJKHz.
- Lógica Para controlar el puerto da conversión.
PUERTO DE MODO DE OPERACION
- Un buffer de almacenamiento de bits de control
para soportar los siguientes modos de operación:
Bit # (CCLR)
Habilita/deshabilita (#/I) el reloj de
frecuencia de muestreo. Con el reloj habilit-ado la
captura de datos analdgicos se hace a cada periódo
de reloj. Este periddo da reloj es programable y se
habla con detalle de él más ade1ant.e. Con el reloj
deshabi 1 itado no se capturan datos analdgiccis a
menos que se emita una instrucción IN con la
dirección del puerto de cor-tvarsidrr A/D. A cada urta
de est-as instrucciones Ermit.idas le corresponde una
sola captura de datos por part-e de1 convert.idcw
A/D, E l propdsito de aste bit de control es
capturar datos en forma periódica de acuerdo a el
1 E.
1 , ,.
valor de frecuencia de muestreo deseado o bien en
forma no periódica cada vez que se emite una
inst-rucc i ón IN con 1 a-; especificaciones
mencionadas.
Modo Transparente/Ret.ardada ( l /# l . para la
conversión digital-analógica. El puerto de
conversidn digit.al-analógica cuenta con dos buffers
previos a l convertidor D/A. En modo transparent.e de
operación se hace parecer a estos dos buffers como
uno soIoI es decirr cuando se lleva a cabo una
instrucción de escritura al puerto de conversión
D/A (instrucción OUT con l a dirección da1 puerto),
el dato emitido con OUT se almacena en e1 primer
buffer del convertidor y es inmediatamente copiado
al segundo buffer para su conversidn digit.al a
analógica. En modo retardado una instruccidn OUT
con la direccidn del convertidor, escribe e1 dato
emitido solamente en el primer buffer, de manera
17
qua el segundo buffer contiene rsl data que se
emitió en l a instrucción O W inmediatamente
anterior a la actual. El data almacenado er~ el
primer buffer 5erá copiado al segundo buffer en el
momento en que se emita una instrucción IN con la
dirección del convertidor anafdwico a digital. La
utilidad de eske moda de operacidn cuando 5e
requiere asegurar perioricidad ria sólo en l a
captura de datos sino tambi&ri en 51-4 salida, y SE!
debe a que al procesar un datu dependiendo de su
valor seguramente 5e efact-uarars procesos diferentes
con ese dat-o, lo que implica diferentes t-iampos de
ejscucidn y por lo mismo diferentes t.iEsmpc?s para
entregar resultados. €5 obvio que este mado de’
crperacibn se debera utilizar de manera cun3unt.a con
el reloj de frecuencia da muest.reo habi lit.ado.
Bit. 2 (CAD11
Modo Aut.omaticQ/Asír~crono ( 1 / 0 ) para el
convert-idor analbgico-digit-al. Det-ermirra si el
I
convertidor analdgico-digi tal =apt--ora rfat.os a cada
periódo sefíalado por el reloj de frecuencia de
muest-reo o bien cada vez q~ue se emite una
instrucción ZN con la dirección del puert-o del
convert. idor A/D.
Para activar la captura de datos en forma
automAtica (síncrona) se procede como sigue:
Se carga en el puerto de frecuencia de muestre'o
el perióds deseado para f a capt-ura de datos
(adelante se explica corno calcular este
int.ervalcr de tiempo). Con el Bit . O = 1, se fija
el modo de operación para adquisición
automát-ica de datos. Se hace el Bit O = O en
el momento en que se desee comenzar la
captura de datos.
PUERTO DE ALMACENAMIENTO DE LA FRECUENCIA DE
MUESTRE0
Lo csnst. i t-uyen:
- Dos buffers que almacenan ut3 valor numeric0 que
1 '3
I
corresponde a una frecuencia da muestreo, para l a
sincronla de lectura y escrit.ura de datos en los
convertidores del sistema.
- Un contador descendente de 16 bit5 que emite un
Pulcicr cada VQZ que la cuenta regresiva del valor
almacenado en los buffers de la frecuencia de
muestreo se acompleta a cero.
El valor de la frecuencia de muestreo se carga
en los buffers de almacenamiento de la frecuencia
de muecitreo mediante uma instrucción OUT con la
direccibn da1 puerto de almacenamiento de l a
de frecuencia de muestrec. tris buf fer5
almacenamiento aceptan un nQmerct de 16 bits. Sea N
el valor cargado en los buffers de almacenamienh
para la frecuencia de muestre= Fm:
Frec ClkOut Frac ClkOut
N = - 1 c5 F m =
F m N + l
20
Frec ClkOcrt- = 5 MHz para e1 sistema del
TMS32# 1 O .
La constante N es de 16 bits de longit-ud de
manera que el rango de la frecuencia de rnueskreo Frn
resultante es de 76.29 Hz a 5 MHz. El convertidor
A I D junto con e1 circui+,o de mi-rest-rem y
mantenimiento pueden tomar hasta 29 microsegundos
para l levar a cabo una conversión. Le ant-erior
indica que e1 rango seguro para la ccrnc;t.an+,e N es
de 144 (0090H) a 65535 (FFFFH) 134.48 KHz a 76.29
H z l , para el convertidor A / D utilizado en el
sistema de r&nversic5n.
Una vez cargada l a constant.= N en el buffer de
almacenamiento de l a frecuencia de muEtstreo*
ninguna cuenta ocurrirá por e1 cont.ador descendente
sino hasta que a l bit. de l a palabra de modo de
operacidn Bit . O (CCLR) sea hecho igual a cero.
PUERTO DE HABILITACION DE INTERRUPCION HACIA
LA PC
Una instruccibn OUT con la dirección del
puerto de habilitación de interrupcidm, activa en
forma directa la linea de interrupción del sistema
de interrupciones de la PC ocupada por el sistema
PC-TMS.
Desde l a programacidn del TMS (&digo que
puede ser ejecutado por al TMS320lD), no se
encuent-ra disponible una i nstrucc ibn para
deshabilitar l a interrupción hacia l a PC.
Deshabilitar la interrupcidm de la PC está m á s allá
del alcance del TMS y se kiene que llevar a cabo a
traves de instrucciones del procesador principal de
la PC (anexa a la seccil6n de software de este
reporte se encuentran los listados que explican
cdmo deshabilitar la interrupcidn con programas
escritos en el lenguaje Cl.
RELACION DE ACCESO A LOS PUERTOS DE LA INTERFA2
ANALOGICA
PUERTO ESCRITURA LECTURA
o
~
CONVERTIDOR I)/A CONVERTIDOR CS/D
MODO OPERACION LIBRE 1
2 FRECUENCIA MUESTRE0 LIBRE
~~~~ ~
LIBRE 7 HhBILITA INTERRUPCION
Instruccic5n OUT con el puert.ct slspecif icadcc = ESCRITURA
I n s t r u c c i ó n IN con el p u e r t o especificado = LECTURA
ELEMENTOS AUXILIARES DE LA INTERFAZ ANALOGICA
TBLtr), TBLR DEDODE
fíi? DECUDE
JUMPERS
CONFIGURACION PCIRCI CALIBRACION
DIRECCiONCHiIENTO BIOIINT REL EOC
HABILITCIR DESHABILITAR CIRCUITO DE MCIESTREO
Y MfiNTENIMIENTO
TBLW, TBLR DECODE
I/O DECODE
La secuencia de tiempos de las instrucciones
TBLW, TBLR son similares a aiirellas da las
instrucciones OUT, IN * Un circuit.cl de
decodificacidn da direcciones e5 necesario coma
complemento de la interfaz analbgica para evitar el
acceso a las puertos de l a interfaz cuando -,e
. .
emiten instrucciones TBLW y TBLR por el TMS. Al
emitir una instrucción OUT o IN desde al TMS, el
bus de direcciones del TMS se mantiene en nivel
bajo a lo largo de las fineas A3-Alf, las lineas
AO-A2 llevan la direccibn del puerto de la interfaz
analmica, U20 se utiliza entonces para revisar que
los 9 bits mis significativos da l a dirección
emitida por el TMS sean ceroz activando entonces
U42 el cual activará a su vez el puerto al que
corresponde l a dirección de los tres bits men05
significativos de la dirección emit-ida y de acuerdo
también a que se ha emitido una instruccih OUT o
IN (una instrucción OUT causa que la linea -WE se
active mientras que IN activa a -DEN).
Sin embargo e1 circuito anterior no logra
resolver la situación que se pre5ent.a cuando se
. emiten instrucciones TBLW, TBLR con direcciones
bajas, es decir, direcciones que mant-ienen los
9 bits más significativos en cero. En este caso as
impasible diferenciar instrucciones TPLW de OUT y
I
TBLR de instrucciones IN. El programador da1 TMS
debe evitar que se presente est-e t-ipo de
situación.
Por otro lado U13, U12 y U43 {diagrama 1 )
evitan que una instrucción OUT altere el contenido
de la memoria en las direcciones bajas (localidad O
a localidad 7 ) del BMC.
JUMPERS
SAL IDA CONECTOR
FILTRO SAL IDA <VOUT>
FILTRO SALIDA NIN)
SALIDA INTERFAB
e
e
~~
e 1
2
3 J1
e 4
0 5
I
I .
ENTRADA CONECTOR
FILTRO ENTRADA NIN)
FILTRO ENTRADA (VOUT)
ENTRADA INTERFAZ
e 1
CI e rl
e 3 J2
e 4
e 5
ENTRADA INTERFAZ
CONVERTIDOR A/D
MUESTRE0 Y MANTENIMIENTO
TYS -1NT
FIN CONVERSION AOD
TMS -BIO
1
e 2 J3
e 3
1
0 2 J4
e :3
CONFIGURACION PARA CALIBRACXON
C A L I B W CONVERTIDOR A 4
Conecte los pins 4 y 5 de J 2 con lo cual l a
entrada del conoctor (pin 1 ) 5e pasa directamente
a J3. CIhora conecte 105 pins 1 y 2 de J3 lo que
produce finalmankc que l a seal que 5e aplica a l
conect.or de entrada sea directa a la ent.rada del
convertidor A/D.
Cargue el programa PCTMSAIB.EXE (ver sección
de software) y teclee la opción para probar la
entrada analdgica (opciSn 8 ) . Con una fuente
variable de voltaje aplique a la entrada digital de
la tarjeta (ver diagrama de distribucidn de
componentes) voltajes de -9.935V y +3.390V. Con el
primer volt.ajc ajuste Pl bast-a obtener una lectura
de 801X (X = no importa. LOB 12 bits que entrega el
convertidor A/D BQ cargan en los doce bi ts más
significativos del bus de dat-o5 EDO-BD15 del
sistema de int-erfaz anafóqica). Con el segundo
28
voltaje, ajuste P2 para obtener una lect-ura de
7FEX. Reajusta sucesivamente ambos limites. hasta
que ambos se aproximen a los valores descrit-os.
Una vez calibrado e1 convert-idor, se tiene la
opcibn de filtrar la señal antes de ser aplicada a l
convertidor. Conecte los pins 1 Y 2 , 3 Y 4 para
incluir el filtro act-ivo pasabajos eri la
trayectoria de entrada de la seKal.
L<
CALIBRAR CONVERTIDOR W A
Gonecte los pins 4 y 5 de J1. Con el programa
PCTMSAIB.EXE elija la opcidn para probar la salida
analdmica (opci6n 9 ) . Teclee el valor 8000 y ajuste
f 4 para obtener un voltaje de salida (conector de
salida, ver diagrama de di str i birc ión de
componentes] de -10. OOüV. Int-roduzca ahora el valor
de 7FFF y ajuste P3 hasta obtener un volt.aja de
salida de +lO.O##V. Repita sucesivamente e1
prucedimianto hasta que ambos volt-ajec; se aproximen
a los valores especif icadc~s.
lJna vez calibrado el convertidor D/A, se tier-e
l a opción de filtrar l a señal entreirada por el
convertidor si se incluye el f i l t r o pasabajos de
salida. Pat-a ésto, conecte entre SI los pins 1 Y 2,
3 y 4 de Jl.
DIRECCIONAKIENTO POR B I W I N T DE EOC
La sefíal de fin de conversión analógico a
digital puede ser emitida hacia el TMS a través; de
su linea de BID o bien la linea de INT. Conecte los
pins 1 y 2 6 2 y 3 de J4 para trasrnit-ir la señal de
fin de conversibn hacia INT o BIO respectivamente.
HABILITAR/DE!SHABILITAR CIRCUITO DE MUESTRE0 Y
MANTENIMIENTO
independientemente si 5e filtra la señal de
entrada, mediante J3 se tiene la opcidn de agregar
a l circuito de conversión analbsico a digital, una
etapa previa de muestre0 y rnant-enirnient.o. Conecte
los pins 1 y 2 6 2 y 3 para deshabilitar o
habi 1 itar respectivamente dicho circui%.o.
I
I
RELACION DE FUNCIONES POR COMPONENTES F I S C O S
U20 Detección de TBLW y TELR.
U42 Dacodificacibn para el acceso a puertoc; de
la interfaz analógica.
U29 Ldgica de temporizacibn de los buffers da
acceso de la intsrfaz analdgica. (Dirección da
f l u j o de datos hacia o desde la interfaz Y
habilitacibn del estado de aislamiento o de alt-a
impedancia)
u21, U s buffers de acceso y ais1amient.o de l a
interfaz analógica.
U30 Buffer de almacenamiento de la palabra de
modo de operacidn de la interfaz analógica.
U2Z0 U26 Buffers de almacenamiento de la
frecuencia de muestreo.
u33. ü35, U38# U41 Contador de 16 bi t-s
descendente. Cada vez que e1 cúnteca alcanza cero,
el valor almacenado en 1122 y U26 es cargada
nuevamente en e1 cont.ador para inicial izar una
31
1 4 6 2 4 5
I
nueva cuenta descendente. 61 cargar un nuevo valor
para la frecuencia de muestren en 10s biuffers de
transferido almacenamiento, este va 1 or ES
inmediatamente al contador descendent-e.
U23, U27 Primera etapa de buffers de
almacenamiento de datos para l a conversión digital
anal6gica.
U24, U28 Segunda etapa de buffers de
almacenamient-o de datos para l a conversión digit-al
analbgica.
U31, U32 Buffers de almacenamienta de datos de
la conversi6n analógiccr a digital.
32
I
NOTAS IMFORTAJ4l'ES
* El BMC 5e encuentra localizado a partir de
la direcci6n A000:0000 del sistema de memoria de la
PC .
JC Los concctores que se proporcionan para las
Y salida, no son señales de entrada
intercambiables. La señal de entrada 5e aplica a
través de la banda central del ccinert-or de ent-rada,
mientras que los voltajes de salida 5s- encuentran
disponibles en la banda extrema del conect.or de
salida que SE! proporciona. Lo anterior se hace para
evitar CWJP por accident-e se apliwen voltajas en
las salidas de la tarjeta.
I
SOFTWARE
Se han desarrollado programas sencillos que
muestran la manara de accesar desde la PC los
recursos de hardware disponibles en la tarjeta de
la interfaz analhgica.
Loci programas para manejar el sistema de
interfaz se dividen en dos grupos:
El primero da ellos corresponde a los
programas escritos en el lenguaje de programacidn
C. Estos programas tienen e1 objetivo de controlar
la interfaz PC-TMS como son : PCTMSAIB.EXE, permite
probar el correcto funcionamient-o de 1 os
componentes electrónicos de la inter f az.
PRUEBAl.EXE, es un ejemplo de como manejar las
funciones ACEPTA-DATOS y ENTREGfi-DATOS para
la manipulacidm de bloques de dat.05 entre e1
BMC, el resto de la memoria del sist.ema de la Pi= y
el bloque de memoria da1 sistema de almacenamiento
I
secundario. Se proporcionan lo5 fuentes de lus
ajecutables. Una explicación det.allada de 1
funcionamiento de los procedimient-os mencionados 5e
incluye en los listadas de cada programa.
El segundo bloque de programas está
constituido por los programas escrit.cls on el
lenguaje ensarnblador del micrclprocesador TMC32úífl
de primera generacidn. Est,oc; programas scrn
ejecutados por e1 TMS y mediante ellos se hacen
lecturas y escrituras a los puertos de cclnversión
A/D y D/A respectivamente, escribir el modo de
operación de la int-erfaz, la frecuencia de mursskreo
a la que va a trabajar, emitir señales de
interrupción hacia la PC y en general cualquier
tipo de programación para el procesamiento de
datos. Lo5 listados de los programas se incluyen al
igual que su explicacibn.
35
BIBLIOGRAFIA
* FIRST GENERATION TMS320 USER'S GUIDE Digital Signal Processor Product-cí
Texas Instruments
* TMS320 10 ANFILOG INTERFACE BOARD USER ' S GCIIDE
Texas Instruments
* IEM PC AT REFERENCE MANUAL
.... ~ X________,,,__, < _ , , _ _ _ _ _ _ _ _ . . _ _ < _ _ . . -- ....... - ..... ....... ... - .... ....... ..... ....... .... . I .
I
W T E ;VlorE I N I c: :*
CICL
CICL 1
AORG B
DATCS DATA
LDPK Zkl: LACK TBLR OUT LACK TELR OCIT
BIOZ E
I N 0 IJ T B
:-I
INIC:
o
RATE DATCS D A T A , 2 MODE D A T A DATA, 1
IZICL1 CICL
D A T A , 0 D A T A , I? CIiI:L
END